risc-v标签_AtomGit开源社区

risc-v

匠芯创RISC-V芯片点亮千万块屏，中国“芯”力量重塑显示产业格局

在此背景下，匠芯创以显示控制为突破口，以工业级品质为根基，以开源生态为杠杆，成功实现了从“百万级”到“千万级”出货的关键跨越。匠芯创自成立之初便聚焦RISC-V赛道，坚持全链路自主研发，从芯片设计到供应链整合实现全流程自主可控，逐步打破了显示控制领域的长期技术垄断。从工业控制到智能家电，从AIoT到车载仪表——匠芯创自主研发的RISC-V系列芯片年出货量已突破千万片，点亮了超千万块屏幕。作为RI

匠芯创ArtInchip
2026-06-10 13:40:18

 277

 8

#risc-v #开源
玄铁 E906：Windows 环境下 RTL 仿真完整指南 - 基于Claude Code的探索

玄铁 E906 是平头哥半导体开源的一款 32 位 RISC-V 嵌入式处理器核，支持 RV32IMA[F]C[P] 指令集。官方提供了完整的 RTL 代码和smart_run仿真环境，但主要面向 Linux + VCS/irun 等商业 EDA 工具。本文的目标是在纯 Windows 环境下，使用完全开源免费的工具链完成从 RTL 编译到 C 程序仿真验证的完整流程。[byte]本文验证了在纯

 summerliyang
2026-06-08 11:05:35

 404

 5

#risc-v #windows #AI
RISC-V 架构下 GDB 深度调试指南：从入门到实战

随着 RISC-V 生态的爆发，越来越多的开发者开始涉足该架构。然而，相比成熟的 x86/ARM 生态，RISC-V 下的调试（尤其是裸机与多核场景）往往让初学者感到棘手。本文将基于 gdb-multiarch与 riscv-gnu-toolchain，系统性地梳理 RISC-V 下的调试方法论，助你在 CSDN 上打造一篇高质量的硬核教程

 S51QS
2026-06-04 11:34:16

 257

 4

#risc-v #mcu
RISC-V核E203核前向旁路的架构性顽疾

这篇文章摘要如下：本文提出了一种针对开源E203 RISC-V核执行单元的五阶段前向旁路控制器重构方案，解决了原始设计中存在的旁路逻辑分散、组合逻辑环路、时序不收敛等十年老难题。该设计采用五阶段严格对齐架构：操作数锁存、冲突匹配、优先级仲裁、数据选择和写回锁定，实现了硬件友好的流水线级解耦。方案100%兼容原生E203接口，时序性能提升40%，面积缩小30%，同时消除了组合逻辑毛刺和写回冲突问题

 hai315247543
2026-05-28 04:48:32

 564

 12

#risc-v #架构 #硬件工程 +2
基于RISC-V架构的商业航天级MCU国产化技术路径与产业生态研究

航天级微控制器的自主可控是保障国家航天信息安全的核心环节。本文以国科安芯AS32S601商业航天级MCU为典型案例，从技术架构选择、设计实现方法、生产制造流程、测试验证体系、认证标准符合性等多个维度，系统分析了该芯片的国产化技术路径。文章深入探讨了RISC-V开源架构在航天领域的应用优势与挑战，详细阐述了芯片的功能安全设计、抗辐照加固技术、多源异构接口集成等关键技术，并分析了该芯片在商业航天、高可

 国科安芯
2026-05-27 18:04:29

 838

 16

#risc-v #架构 #单片机 +4
AS32S601芯片抗辐照性能试验验证与空间环境适应性分析

空间辐射环境对航天器电子系统构成严峻挑战，微控制器作为核心控制器件，其抗辐照性能直接决定任务可靠性。本文以国科安芯AS32S601商业航天级MCU为研究对象，系统梳理了该芯片所经历的单粒子效应试验（重离子、质子、脉冲激光）和总剂量效应试验的试验条件、测试方法与结果数据，深入分析了试验结果所揭示的器件辐射响应特性，并基于典型空间轨道辐射环境模型，评估了AS32S601在不同轨道高度的任务适应性，为航

 国科安芯
2026-05-27 17:58:30

 672

 18

#前端 #架构 #单片机 +4
绝地求生：如何在 2026 年把 OpenAI Codex 强行交叉编译到 RISC-V 架构

OpenAI 官方开源的 Codex CLI 是当前极为强大的本地代码 Agent，但官方却唯独没有提供 RISC-V 架构的预编译版本。为了在我们的 Starfive 星光板上跑起这个大杀器，昨晚我们曾试图在 QEMU 模拟器中偷懒编译，结果被 V8 引擎庞大的源码量和指令翻译开销拖到内存爆炸、进程卡死。痛定思痛后，我们决定采用最硬核的方式——。在这场战役中，我们历经重重险阻，连续趟平了 10

nvd11
2026-05-26 00:22:29

 548

 6

#risc-v #架构
ARM32 vs RISC-V 32 指令集架构全面对比分析

方面ARM32 优势RISC-V 优势代码密度条件执行、移位+运算、批量操作硬件简洁性无标志寄存器、无条件码、格式统一中断响应FIQ 独立 bank、Banked 寄存器可扩展性模块化设计、开源生态编译器友好寄存器多、ABI 清晰学习曲线极简设计，易于理解生态成熟度成熟（30+ 年积累）快速成长中授权成本完全免费ARM32 是经过 30 年商业优化的"瑞士军刀"，功能丰富但复杂；RISC-V 是从

 木由里予
2026-05-14 22:00:00

 408

 8

#risc-v #架构
RISC-V 32 位基础指令集（RV32I）完整参考手册

RISC-V 是一个开源的精简指令集计算机（RISC）架构，由加州大学伯克利分校于 2010 年发起设计。

木由里予
2026-05-14 14:03:18

 647

 11

#risc-v
TinyUSB(1)——USB设备端的初始化

在上面我们简单对整个CDC_ACM模型的回环通信代码进行了梳理，这一节对整个的执行过程进行总结，首先给出USB设备端的状态机和状态说明。首先，将ESP32S3插入上位机之后，上电复位并启动进入固件，此时ESP32S3虽然已经插入上位机，但注意它并不算是Attached状态，因为此时ESP32S3的DWC2 USB控制器还没有有效上拉D+/D-两根线，所以是Not Attached状态。

Zheyuan Zou
2026-05-09 15:54:06

 529

 11

#risc-v #架构 #系统架构 +1
国产算力突破、RISC-V车规生态成型、AI编程工具免费化浪潮

【24小时技术动态速览】国产AI与RISC-V生态双突破 1️⃣ 国产算力崛起：DeepSeek V4全栈适配华为昇腾，8家国产芯片厂商同步官宣支持，昇腾950PR推理性能达英伟达H20的2.87倍，美团万亿参数大模型完成国产算力训练。 2️⃣ RISC-V车规突破：SiFive与HighTec合作汽车安全软件工具链，烽火通信FuXi2360芯片通过ASIL-D认证并量产装车，IAR工具链新增车规

 qq_52305085
2026-05-08 10:07:16

 589

 6

#risc-v #学习 #开源 +1
国产算力全线兑现、RISC-V车规芯片专委会成立、编程格局生变

五一假期期间，全球科技领域迎来多项里程碑式突破：国产AI算力实现重大突破，DeepSeek-V4完成对昇腾950等国产芯片的全栈适配，推理性能提升35倍；中国五大车企联合成立RISC-V车规芯片专委会，推动汽车芯片自主可控；AI编程工具格局生变，OpenAI向开发者赠送10倍Codex用量额度争夺市场；太空算力进入工程化阶段，"三体计算星座"完成在轨组网；半导体行业持续高景气，

qq_52305085
2026-05-06 10:02:46

 460

 5

#人工智能 #risc-v #学习 +4
RISC-V体系架构

RISC-V体系架构摘要 RISC-V是一种开源的指令集架构，具有模块化设计、简洁高效的特点。其核心包括：指令集特点：开源免费、模块化设计、支持32/64/128位宽度，基础RV32I仅40条指令扩展指令集：包含整型乘除(M)、浮点(F/D)、压缩(C)、原子操作(A)等20多种扩展特权模式：三级模式(M/S/U)和虚拟化扩展(HS/VS/VU)，支持1-3级特权配置关键组件： SBI接口

 咕咚.萌西
2025-09-09 12:05:53

 1814

 26

#risc-v #架构 #嵌入式硬件
RISC-V指令集1

RISC-V是一种模块化设计的开源指令集架构，支持多种指令长度和扩展。其核心特点包括：1）模块化指令集（基础I指令集+可选扩展）；2）32位/16位固定长度指令编码；3）6种标准指令类型（R/I/S/B/U/J型）；4）支持PC相对寻址和非对齐访问。RISC-V指令编码设计注重规整性，寄存器字段位置固定，立即数采用符号扩展，既保证硬件实现效率，又提高代码密度。RV64架构虽然数据宽度为64位，但仍

 咕咚.萌西
2025-09-11 16:19:52

 1709

 29

#risc-v #linux
先8位再32位：单片机入门的最佳路径 ——写给纠结先学8051还是直接学Cortex-M/RISC-V的初学者

摘要：学习嵌入式系统应优先选择8位8051单片机而非直接学习32位单片机。8051结构简单，指令集精简，适合初学者快速掌握底层硬件原理，如寄存器操作、中断响应等，为后续学习32位单片机奠定基础。推荐使用STC最新推出的AI8051U芯片，其支持8位和32位双模式，可在同一硬件平台上平滑过渡，降低学习成本。掌握8051的核心思维后，能更高效理解32位架构，避免依赖库函数而缺乏底层认知。这一学习路径

 YangWeiminPHD
2026-04-30 10:54:31

 406

 4

#单片机 #risc-v
CPU价值重估获市场验证、太空算力加速落地、国产AI生态突破

科技行业近期呈现多领域爆发态势：英特尔和AMD股价创历史新高，显示CPU在AI智能体时代价值重估，预计需求将激增4倍。我国加速太空算力布局，计划2035年前部署2800颗算力卫星，并实现天地协同技术闭环。国产AI生态取得突破，DeepSeek-V4与华为昇腾深度协同，验证全栈国产方案的商业可行性。AI编程领域，KimiK2.6开源模型支持12小时自主编程和300子Agent并行。同时，AI需求引发

 qq_52305085
2026-04-27 09:48:58

 534

 11

#人工智能 #risc-v #学习 +4
五相电机邻近四矢量SVPWM模型的MATLAB Simulink仿真探索

五相电机邻近四矢量SVPWM模型_MATLAB_Simulink仿真模型包括：（1）原理说明文档（重要）：包括扇区判断、矢量作用时间计算、矢量作用顺序及切换时间计算、PWM波的生成；（2）输出部分仿真波形及仿真说明文档；（3）完整版仿真模型：Simulink仿真模型；注意，只包含五相电机邻近四矢量SVPWM算法，并非五相电机双闭环矢量控制，如果想要五相电机双闭环矢量控制资料，另一个链接。资料介绍过

 QQ68823886
2026-04-27 08:30:33

 350

 9

#risc-v
AI 12小时设计CPU完整解析：从219字到RISC-V内核的技术突破

引言：当AI开始设计芯片 2026年4月，AI芯片设计初创公司Verkor.io发布了一项震动行业的研究成果：其AI智能体系统Design Conductor，仅凭一份219字的需求文档，在12小时内自主完成了一款RISC-V CPU核心的全流程设计。这款名为VerCore的CPU，5级流水线、32位RISC-V架构，主频1.48GHz，CoreMark跑分3.4/MHz，能运行Linux，已通

 Captain_Data
2026-04-25 11:16:43

 737

 3

#人工智能 #risc-v #AI
[RISCV] 用 Rust 写一个 RISC-V BootROM：从 QEMU 到真实硬件（2）

摘要：Rust实现RISC-V BootROM的双平台适配本文介绍了使用Rust为StarFive VisionFive 2开发板（JH7110芯片）和QEMU虚拟平台开发BootROM的技术方案。项目采用Rust 2021 Edition和riscv64imac-unknown-none-elf工具链，通过条件编译实现一套代码适配两个平台。关键创新点包括：双模式内存布局：通过链接脚本实现QE

_山猫
2026-04-24 10:18:10

 447

 8

#rust #risc-v
[RISCV] 用 Rust 写一个 RISC-V BootROM：从 QEMU 到真实硬件（1）

本文介绍了用Rust实现RISC-V BootROM的全过程。首先阐述了BootROM作为芯片上电后最先执行的代码的关键作用，随后详细讲解了开发环境的搭建步骤，包括Rust工具链和QEMU模拟器的配置。文章重点剖析了项目架构设计，特别是Linker Script内存布局配置在QEMU虚拟环境和真实硬件（如VisionFive 2）上的区别，强调了LMA（加载地址）与VMA（运行地址）的概念差异。

_山猫
2026-04-23 17:18:57

 421

 12

#rust #risc-v #开发语言
HarmonyOS与RISC-V：国产芯片+国产系统的组合潜力

要理解HarmonyOS与RISC-V的结合潜力，首先需要看清两者在技术哲学上的同源性。HarmonyOS的核心特性是“分布式架构”和“全场景协同”。它通过分布式软总线，将多个物理上独立的设备（手机、平板、PC、智能家居、工业终端）融合成一个“超级终端”，实现资源互助和能力共享。这一设计天然面向物联网和海量终端设备——从KB级内存的传感器到GB级内存的富媒体设备，覆盖了全场景的碎片化硬件。RISC

DJDJ打脑壳
2026-04-20 17:03:06

 2068

 51

#harmonyos #risc-v #华为
国产大模型与芯片加速融合，RISC-V生态多点开花，AI编程工具迈入自动化新纪元

【科技热点速览】周末技术圈动态频出：1）人形机器人半程马拉松在北京亦庄举行，国产机器人"闪电"以50分26秒夺冠，超越人类世界纪录；2）半导体行业涨价潮持续，联电宣布晶圆最高涨价15%，阿里云、百度智能云同步上调AI算力价格；3）AI芯片领域竞争加剧，谷歌与Marvell合作开发推理芯片，Meta与博通扩大合作至2029年；4）RISC-V生态快速发展，进迭时空芯片成功适配Op

qq_52305085
2026-04-20 09:45:35

 725

 10

#人工智能 #risc-v #学习 +3
2026山东大学软件学院创新项目实训（一）

OpenHarmony 作为开源分布式操作系统，具备轻量化、可扩展、跨设备协同等特点，在物联网终端、工业控制、智慧教育、智能家居等场景中具有广阔应用前景。另一方面，RISC-V 作为开源指令集架构，具有开放透明、模块化设计、授权成本低、可定制化程度高等优势，近年来已成为国产芯片生态的重要发展方向。与普通单仓库项目不同，OpenHarmony 采用多仓协同结构，系统内核、驱动、编译系统、基础库、应用

 humm_
2026-03-15 11:59:32

 153

 1

#risc-v #c++#c语言 +1
RISC-V PMP 实战进阶：优雅的“大块头”与“手术刀”——TOR + NAPOT 组合策略深度解析

本文深入解析RISC-V PMP保护机制中TOR和NAPOT模式的组合使用策略。核心观点是：NAPOT适合处理大块对齐内存区域（高效省资源），而TOR则能精确处理不规则内存边界（灵活精准）。文章通过四种典型场景模型展示了如何组合使用这两种模式。实践表明，TOR+NAPOT组合能有效解决嵌入式系统中复杂内存保护需求，在保证安全性的同时优化PMP条目使用。关键是要根据具体内存布局特点，合理搭配这两种模

 啊才的黎明之光
2026-04-18 11:57:08

 449

 7

#risc-v #python
项目实训——个人博客：基于RISC-V的OpenHarmony 6.1移植实战 (三)：构建树级联解析异常与交叉编译链缺陷修复

在为基于 RISC-V 架构的开发板（ MUSE Pi V30）编译 OpenHarmony 6.1 系统镜像时，由于开源主线代码的变动、服务器权限管控机制以及私有板级配置的隔离，开发者通常会遇到一系列复杂的源码同步与构建报错。本文基于真实的开发全生命周期，详细记录并深入分析了 repo 同步中断机制、依赖缺失引发的级联构建失败，以及 product not found 错误的底层解析逻辑，并提供

 si_xiaosheng
2026-04-12 23:45:45

 225

#harmonyos #risc-v
山东大学软件学院项目实训-基于云端智能 Agent 的情绪互动机器人系统-个人博客（二）

项目重点难点集中在软硬件交互的底层逻辑上。通过解决网络时钟同步、单控制器下的 USB Host/Device 动态调度，以及 ALSA 音频子系统的重采样配置，“物理麦克风收音 -> 阿里云大模型实时处理 -> 物理扬声器发声”的全链路闭环。不仅加深了对嵌入式 Linux 系统（尤其是外设驱动与网络栈）的理解，也为后续复杂行为树的开发奠定了坚实的底层硬件基础。

2301_80456613
2026-04-17 19:36:24

 493

 11

#机器人 #risc-v #python
Meta MTIA芯片路线图发布：从RISC-V架构演进看香橙派产品技术布局

R2S同样基于开芯微Ky X1 8核RISC-V AI处理器，提供2TOPS CPU融合通用算力，拥有2GB/4GB/8GB LPDDR4X内存和8GB eMMC模块，配备2个2.5G以太网口和2个千兆以太网口，USB3.0及USB2.0接口各一个，尺寸为79.2×46×1.6mm。Meta押注RISC-V，国产芯片K3实现突破，香橙派持续丰富产品矩阵，RISC-V的生态飞轮已经转动，开源架构的浪

 H('ω')M
2026-04-14 11:14:28

 412

 7

#risc-v #架构
《计算机组成原理》从零设计 CPU：深度拆解现代 RISC 处理器的通用数据通路与控制逻辑

本文系统阐述了计算机组成原理中组合单元与状态单元的区别，以及MIPS指令集的关键设计要点。处理器是如何在同一套硬件电路上精准执行不同指令的？本文深度参考体系结构经典教材《计算机组成与设计》（COAD），将抽象的单周期处理器模型进行模块化拆解。通过追踪 R/I/J 型指令在数据通路中的流转轨迹，详细解析了 7 大核心控制信号的真值逻辑。本文不局限于具体的指令集名称，而是致力于还原现代 RISC 架构

 LeoKing0218
2026-04-13 20:32:06

 672

 20

#硬件架构 #硬件工程 #risc-v
SiFive获4亿美元融资、RISC-V开发板井喷、国产算力超节点元年

今日科技热点速览： 1️⃣ RISC-V生态爆发：SiFive获4亿美元融资，英伟达押注数据中心AI芯片，2026年将迎Linux开发板井喷，Ubuntu全面适配； 2️⃣ 国产算力突破：华为昇腾950PR性能达H20三倍，2028年超节点市场规模或达3414亿元，推理效率提升20%-50%； 3️⃣ AI开源新进展：Minimax2.7支持自主训练优化，GLM-5.1登顶CodeArena，国产

 qq_52305085
2026-04-13 09:50:06

 633

 7

#人工智能 #risc-v #学习 +3
RISC-V获英伟达4亿美元加注，AI编程赛道杀疯了

【科技前沿速递】英伟达领投SiFive 4亿美元融资，RISC-V架构正式进军数据中心赛道。AI编程工具进入商业化混战，OpenAI推出100美元/月ChatGPT Pro套餐。太空算力站上新风口，工信部成立首个"太空算力专业委员会"，马斯克预言36个月内太空将成为部署AI的最优选择。嵌入式开发迎来革命性变革，Rockchip平台实现AIO一键镜像方案，推动传统开发模式向自动化

 qq_52305085
2026-04-11 09:57:31

 407

 8

#人工智能 #risc-v #学习 +2
RISC-V 基金会 Data Center SIG 第八次会议圆满结束，围绕AIOE和TG推进展开

与会者集中评审 Atomic I/O Enqueue（AIOE / Atomic IONQ）扩展提案 v4。

OpenAnolis小助手
2026-04-08 17:02:38

 397

 9

#risc-v #操作系统
RISC-V驱动开发合规解析

2026年第二季度起，RISC-V 嵌入式驱动开发将执行强制合规标准，涵盖 C 语言 ABI、内存模型和中断处理三大核心领域。我不打算只是转述规范条文。我想聊聊这件事背后真正的含义——为什么偏偏是现在？这些约束从何而来？对于写嵌入式驱动的人来说，真正需要改变的是什么？RISC-V 从 2010 年 UC Berkeley 发布至今，走了超过十五年。早期它更像是一个学术玩具，指令集优雅，工具链粗糙，

西里尤琦
2026-04-03 11:46:12

 786

 27

#risc-v #驱动开发
AI芯片大洗牌？RISC-V量产？50条最新信号

这两天技术圈没有“核弹级”发布，但正在发生：1️⃣——从IP公司变芯片公司，Meta/OpenAI已上车，AI计算架构正在被重新定义2️⃣——中科院“香山+如意”发布，企业已量产，开源芯片首次具备替代能力3️⃣——TinyML工具链成熟，模型压缩4-16倍，MCU级AI开始规模化这50余条咨询，帮你锁定这一周最值得关注的信号。

qq_52305085
2026-04-01 10:21:38

 403

 3

#人工智能 #risc-v #学习 +3
卷工业、卷能效、卷体验：三个“实用化”信号

【嵌入式领域三大实用化升级】1️⃣ ESP-IDF v5.5.4强化工业可用性：延长维护至2028年，新增量产级OTA/电源管理方案；2️⃣ TinyML工具链突破：EdgeImpulse实现CPU+NPU自动拆分，语音模型功耗降37%；3️⃣ RISC-V开发体验升级：芯来科技IDE支持一键安装和图形化Trace分析。这些更新标志嵌入式生态正从功能实现转向稳定性和易用性竞争。（149字）

qq_52305085
2026-03-31 10:18:51

 378

 9

#risc-v #物联网 #开发工具 +1
《RISC-V平台部署OpenClaw全攻略：从Node.js交叉编译到智能体实战应用》

针对当前OpenClaw部署教程主要覆盖x86与ARM架构、缺少RISC-V平台实践的现状，本文以搭载玄铁C920芯片的RISC-V Linux开发板为目标平台，系统记录了OpenClaw的完整安装与配置过程。由于官方安装脚本依赖Node.js环境且RISC-V架构无预编译包，本文通过交叉编译Node.js v25.8解决了基础运行环境问题，并提供了编译产物以降低部署门槛。在此基础上，完成了Ope

刘一桐
2026-03-31 08:00:00

 646

 16

#risc-v #硬件工程 #嵌入式硬件 +1
.NET 11 预览版 1 中的新兴架构演进：RISC-V 与 LoongArch 支持的深度技术解析与生态展望

进入 2026 年，全球微处理器指令集架构（ISA）的版图正在经历一场深刻的结构性重塑。长期以来由 x86 和 ARM 主导的计算生态，正面临来自开源标准架构 RISC-V 以及具备完全自主知识产权的 LoongArch（龙架构）的强力挑战。在这一宏观技术背景下，现代应用程序运行时的底层适配策略成为了衡量技术生态生命力的关键指标。微软近期发布的.NET 11 预览版 1（Preview 1）及其相

 SQVIoMPLe
2026-03-29 15:56:01

 377

 7

#.net #架构 #risc-v
锂离子电池热失控模型：1方程参数辨识与MATLAB实践

对于锂离子电池热失控的1方程模型，我们有一个基本的数学表达式，例如（这里只是示例，实际模型可能更复杂）：锂离子电池热失控模型：1方程参数辨识锂离子电池热失控仿真，详细描述了如何利用热失控ARC数据和MATLAB软件进行热失控模型参数辨识的方法步骤，及MATLAB代码解析，从下图可见，拟合的结果具有较高的准确度。本案例提供基于热失控ARC测试数据得到描述锂离子电池热失控过程的1方程模型参数的方法，基

 ZAEQgyKFs
2026-03-26 08:30:00

 397

 10

#risc-v
RISC-V架构

RISC-V预留了自定义指令编码空间，允许芯片设计者根据应用需求添加专用指令。例如，在边缘AI应用中，可以添加专门用于矩阵乘法或卷积运算的自定义指令，大幅提升神经网络推理效率。这种定制能力是Arm架构无法提供的——Arm的指令集完全封闭，不允许用户添加新指令。实际案例：某款基于RISC-V的BLE MCU采用RISC-V+DSP双核异构架构，RISC-V核专注于算法处理，DSP核负责加速通信协议，

Nice__J
2026-03-24 18:52:30

 691

 9

#risc-v #架构
Triton + RISC-V

如果你现在想“玩起来”，建议基于 x86 主机搭建，买一块平价的 RVV 1.0 单板计算机，尝试用 Triton 写一个简单的向量加法或 GEMV，通过交叉编译并在板子上运行objdump观察其生成的vsetvli和vfmacc等 RVV 汇编指令。这是目前切入 RISC-V AI 编译器底层最直观的练手方式。

GoCodingInMyWay
2026-03-24 16:33:44

 546

 9

#人工智能 #risc-v