fpga开发标签_AtomGit开源社区

fpga开发

ConfiBench：让大模型写 Testbench，先学会怀疑自己

论文实验中，修复迭代上限设为 3，重启上限设为 10。GPT-4o 上，ConfiBench 的 Eval2 为 72.22%，CorrectBench 为 70.13%，提升 2.09 个百分点。GPT-4o-mini 上，ConfiBench 的 Eval2 为 55.56%，CorrectBench 为 47.86%，提升 7.70 个百分点。论文报告的全局验证准确率为 88.85%，并且在

 紫霄芯语
2026-06-22 09:23:33

 309

 8

#fpga开发
总线设备驱动模型在这个I2C子设备案例中，如何体现的

在你这个例子里，Linux 的“总线-设备-驱动模型”不是只出现一次，而是。

零度随想
2026-06-14 13:02:28

 193

 3

#fpga开发
父设备驱动创建子设备

父设备驱动创建子设备，就是 Linux 先发现一个“大设备”，大设备驱动初始化后，再把它内部或下游的“小设备”注册到内核设备模型中，让这些小设备继续匹配自己的驱动。PCIe 枚举只能发现 FPGA 这个 Endpoint；FPGA 里面有什么功能，Linux 不一定天然知道；父 PCIe 驱动 probe 后，可以根据 BAR/固件/设备树/硬件版本，把 DMA、I2C、GPIO、SPI 等功能注

 零度随想
2026-06-14 12:19:18

 299

 3

#fpga开发
深度神经网络FPGA设计进展、实现与展望

随着智能化时代的到来，人工智能的应用已经深入到社会的各行各业. 作为人工智能的主要研究分支，神经网络的研究和发展成为主导当前智能化程度的主要力量.近年来，随着人工智能的快速发展，FPGA 由于其独有的硬件特点成为深度神经网络产业应用的宠儿.本文主要从FPGA实现深度神经网络方面，考虑深度神经网络模型的压缩方法、如何把复杂模型落地到小型设备上等方面展开论述，让人工智能真正的在各个领域落地。深度神经网

 nskksms
2026-06-13 16:34:59

 263

 4

#fpga开发
隔离型数据采集卡技术解析：为什么你的工业现场需要“物理铁幕”？

大家好，我是ZLinear的硬件工程师。在工业现场摸爬滚打过的工程师应该都有这样的经历：明明传感器信号是好的，但一接入采集系统，数据就乱跳；明明上位机软件是正常的，但控制指令就是传不过去；更糟糕的是，偶尔一次误接线，板卡就冒烟了。这些问题的根源，很多时候都指向同一个关键词——隔离。今天，我们不聊空泛的概念，而是结合我们ZLinear开源电子的DABL-G511隔离型数据采集卡，从电路原理到实战选型

 siyuanshen0302
2026-06-13 14:12:12

 864

 13

#嵌入式硬件 #fpga开发 #开源
在线MakerChip虚拟FPGA设计动态仿真实践

在线MakerChip虚拟FPGA设计动态仿真，本己有之，也很成熟。但随着MakerChip的M4到M5升级，Virtual FPGA Lab支撑动态平台的变迁，原有的案例，一个也动弹不了了。登场教培学员之际，几经摸索，终于有了结果，重新整理出来，供业界参考。多亏现代AI工具IMA-Copilot特别是龙虾机器人工具MuleRun助力，一并说明。先看动态组合工效，这是其中的按键操控。

kaizq
2026-06-12 10:03:02

 266

 6

#fpga开发
2026高端FPGA开发平台深度解析与选型指南

在2026年的开发环境下，对国产化工具链（如一些基于开源框架的EDA工具）的兼容性支持，也成为了一个重要的考量点。尽管更先进的UltraScale+等系列性能更强，但Kintex 7凭借其成熟稳定的工艺、完善的工具链和极具竞争力的成本，在2026年依然拥有庞大的市场基本盘。特别是在当前强调供应链安全与国产化替代的背景下，基于Kintex 7的成熟方案，结合国内厂商在板级设计、应用生态上的持续创新，

X_xcccc
2026-06-11 16:42:33

 318

 3

#fpga开发
NVIDIA Holoscan Sensor Bridge 简介

是 NVIDIA 面向边缘 AI、机器人、医疗影像等实时感知场景推出的以太网传感器桥接技术。它的核心目标是将各类高速传感器（摄像头、雷达、激光雷达、RF 等）的专有数据协议，转化为标准化的 UDP-over-Ethernet 流，并直接写入 GPU 内存，实现超低延迟、低 CPU 占用的实时 AI 处理流水线。NVIDIA Holoscan Sensor Bridge IP 是 FPGA 内部的"

Eloudy
2026-06-11 15:56:35

 512

 3

#fpga开发 #量子计算
2026硬件创客首选，揭秘高性能FPGA核心板选型法则

因此，派普蓝电子提供的不仅是覆盖Artix 7、Kintex 7、ZYNQ 7000 SoC等全系列的标准核心板产品，更重要的是能够基于这些平台进行快速、深度的定制化开发，从而在性价比与需求满足度之间找到最佳平衡点。展望未来，随着工业4.0、边缘AI的深入发展，对设备的实时性、可靠性和灵活性的要求只增不减。这样的方案商所提供的持续赋能——通过提供稳定供货的工业级核心板、根据前沿应用需求迭代的定制服

 X_xcccc
2026-06-10 16:33:30

 199

 4

#fpga开发
【每日一题】从一个“会记仇”的电阻，到颠覆AI算力的芯片IP：非易失性存储（NVM）的二十年突围

RRAM（阻变存储器）是一种新型非易失性存储技术，通过电阻变化存储数据，兼具高速和断电不丢失的特性。其发展经历了从基础存储单元（Cell）到阵列（Array），再到存算一体（CIM）芯片的演进过程。Cell阶段聚焦材料选择和稳定性；Array阶段解决阵列密度和漏电问题；CIM阶段则利用电流直接计算，显著提升AI推理效率，但暂不适用于大规模训练。最终，RRAM技术通过IP Macro实现工程落地，涉

 Saniffer
2026-06-10 15:27:50

 380

 6

#人工智能 #网络协议 #网络 +3
实时仿真板卡SimuCard

SimuCard可与工业现场硬件构架平台结合，运用特有的部分动态重配置技术，便捷地将MATLAB、 MWORKS生成的数学模型比特流文件部署到板卡的FPGA核心上，实现硬件在环强实时仿真。此外，借助仿真卡的高速接口，搭配多种类型、资源丰富的扩展子板，可对模拟、数字、混合信号、光电信号等全类型、多协议信号的仿真和解析，特别适用于电机驱动器、电机负载、机器人关节驱动等仿真应用场合，也可进行定制化设

 2501_92907417
2026-06-10 15:19:38

 146

 8

#fpga开发 #测试用例 #测试工具 +1
ALINX VD100+Simulink 快速实现 FPGA 图像处理 Sobel 边缘检测

原文链接：https://www.adiuvoengineering.com/post/microzed-chronicles-creating-image-processing-with-simulink。本项目基于 ALINX VD100 Versal AI Edge 开发平台搭建，实现了从摄像头采集、图像处理到显示输出的完整视频处理链路。为了在 FPGA 实现之前验证算法效果，可以先在 Si

ALINX技术博客
2026-06-10 15:09:46

 475

 8

#fpga开发 #图像处理 #人工智能
推荐几个让人受益匪浅的FPGA开源项目

本文介绍了四个基于FPGA的开源项目，涵盖深度学习加速、电机控制、通信协议和图像处理等领域。第一个项目使用FPGA加速7层CNN网络，通过shift-register和流水线结构优化性能，实现每张图像处理时间小于1ms。第二个项目实现FOC电机控制算法，包含PID、SVPWM等核心模块，支持PMSM和BLDC电机驱动。第三个项目设计AXI4接口的UART协议模块，可用于SoC系统调试。第四个项目在

 nskksms
2026-06-10 14:14:25

 672

 20

#fpga开发
DABM-D223数据采集卡：500K高速采样+FPGA架构

ZLinear开源电子DABM-D223是一款高性能开源数据采集卡，采用ARM+FPGA双核架构，具备8通道500KSPS同步采样、4通道16位DAC输出和8MB高速缓存。相比同价位产品性能提升10倍以上，裸板价格约500元，性价比远超工业级竞品（1500-3000元）。其独特优势包括：全开源设计（硬件/固件/上位机）、FPGA实时数据处理能力、示波器/信号源/记录仪三合一功能。适合科研实验、工业

 siyuanshen0302
2026-06-10 11:51:50

 1333

 4

#fpga开发 #架构 #开源
DABL7689数据采集卡：200元出头的“入门神卡”，还要啥自行车？

ZLinear开源电子的DABL7689数据采集卡以282元起的低价提供了8路模拟输入、4路模拟输出、8路数字IO及多种通信接口的完整配置，成为入门级数据采集的性价比标杆。文章对比了DABL7689基础版与增强版（DABL7689-E）及同步采样版（DABL7606）的区别，指出基础版适合预算有限的学习和简单采集，而增强版在精度和阻抗方面表现更优。

siyuanshen0302
2026-06-10 11:43:31

 1144

 27

#fpga开发 #嵌入式硬件
【圆满收官】芒种播慧，云端结硕：友晶科技 x 西电 FPGA+AI 硬核实战回顾，LabCloud助力高校教学破局！

友晶科技与西安电子科技大学联合举办的线上FPGA培训圆满结束，百余名学生通过LabCloud云平台完成了从OpenCL异构加速到CNN部署的AI硬件实训。该平台突破时空限制，实现云端编译与调试，教师可实时追踪学习进度。培训中，学生成功优化定点数运算、提升识别精度至97.16%，展现了云端异构计算的强大效能。LabCloud凭借浏览器接入、预装工业级工具链等优势，正成为高校破解硬件教学痛点的利器，支

 Terasic友晶科技
2026-06-10 10:19:47

 200

 5

#科技 #fpga开发 #人工智能
输入捕获测频率不准？别只算差值，看看溢出与噪声

TIM 输入捕获测频率，示波器看是 1kHz，代码算出来 980Hz 甚至 1200Hz？不是信号问题，而是计数器溢出（Overflow）处理不当或噪声导致重复捕获。本文给出工程级的计算模型。

weixin_48307758
2026-06-10 10:00:11

 499

 9

#单片机 #fpga开发 #嵌入式硬件
RISC-V 上 FPGA：别只会跑 Hello World，真正麻烦的是把 SoC 接成一个家

RISC-V 和 FPGA 天然有点投缘。一个开放，一个可重构；一个喜欢讲生态，一个喜欢讲灵活。于是很多项目立项时都会出现一句熟悉的话：“我们先在 FPGA 上搭个 RISC-V SoC，很快。”这句话前半句通常没问题，后半句容易让人笑出声。把一个 RISC-V core 放进 FPGA，跑通 Hello World，确实已经比十年前舒服太多。现成开源 core、总线 IP、调试模块、bootlo

weixin_44798822
2026-06-10 08:58:21

 365

 7

#fpga开发
物理层的FPGA实现的思考总结（1）

核心用户逻辑时钟域（Core/User Logic Clock Domain）：由板子上的另一个独立高精度晶振（比如专用的通信同步差分时钟源）输入给 FPGA 的锁相环（MMCM/PLL），产生一个例如的时钟，专门用来跑你的解调、加扰和 LDPC 译码。进程 #0 瞬间解锁，基站可以无缝连接继续发新货。如果你只设 8 个进程：基站发完 8 个包（耗时 4 毫秒）后，由于第 1 个包的 ACK 还在

 通信王66
2026-06-09 17:09:36

 393

 9

#fpga开发
AI 浪潮下，FPGA 如何实现自我重塑与行业变革

AI 与 FPGA 的结合已经在多个行业取得了成功应用，下面将介绍几个典型案例，展示 AI+FPGA 解决方案的具体应用和价值。1. 微软 Project Brainwave微软的 Project Brainwave 是一个在云和边缘进行实时 AI 推理的深度学习平台。该项目基于高性能 FPGA，通过软神经网络处理单元（NPU）加速深度神经网络（DNN）推理，应用于计算机视觉和自然语言处理等领域(

nskksms
2026-06-09 13:45:16

 408

 4

#人工智能 #fpga开发
SystemVerilog语法(14)-功能覆盖率

SystemVerilog功能覆盖率是验证完备性的核心量化指标，通过covergroup定义覆盖模型，包含coverpoint和cross两种采样方式。关键知识点包括：自动/显式bins划分（单个值、范围、数组bins）、条件过滤（iff）、非法/忽略场景处理（illegal_bins/ignore_bins）、多变量交叉覆盖（cross）及其优化策略。覆盖组支持参数化设计和多种触发方式（显式采样

 不会武功的火柴
2026-06-08 17:10:33

 467

 5

#fpga开发 #嵌入式硬件
商用级光路加速卡：大模型推理的极速落地方案

《光子计算架构：大模型推理的绿色革命》本文探讨了光子计算架构如何突破传统电子算力在深度学习推理中的瓶颈。针对8B至32B参数的大语言模型，全光驻留技术通过将权重固化在光路上，实现了零拷贝计算，显著降低延迟。文章详细拆解了波分复用与光子张量单元结合的算力架构设计、空心光纤环形缓存管理KV Cache的创新方案，以及光电数据流的精确编排机制。关键技术包括相变材料权重锁定、片上光放大器和分布式部署策略

 神奇元创
2026-06-08 15:49:35

 330

 3

#神经网络 #python #fpga开发 +1
不更新模型权重，让Agent自己学会写“技能文档“：NVIDIA Trace2Skill框架深度解析

分析当前批次的成功和失败轨迹，提取：“为什么成功”：哪些策略导致了正确结果？“为什么失败”：哪些错误模式可以提前避免？然后将这些模式转化为可操作的经验教训。示例输出教训1：遇到"Unknown module type"错误时，70%的情况是include路径未设置，应先检查Makefile中的+incdir+参数，而不是修改代码逻辑。教训2：在修改时钟域交叉（CDC）相关代码前，先运行cdc_st

紫霄芯语
2026-06-08 15:22:21

 388

 8

#fpga开发
51单片机智能小车——红外避障

材料：（1）51单片机开发板（2）l298n电机驱动模块1个（3）四个电机（4）红外模块1个一、组装(1)L298N电机驱动模块与stm32开发板接线如下图：（2）红外接线VCC接开发板的3.3v~5v，GND接开发板的GND，OUT接单片机p3.1.main.c#include "reg52.h"typedef unsigned char u8;typedef unsigned int u16;

点灯代师
2022-01-16 02:19:48

 7796

 10

#单片机 #fpga开发
Cursor AI × FPGA verilog开发效率革命

Cursor AI × FPGA verilog开发效率革命

 Padgett233
2026-06-07 15:31:20

 428

 13

#fpga开发 #人工智能 #vscode
数据采集卡四款核心型号深度对比：选对卡，项目就成功了一半前言

工业数据采集之道，在于知己知彼，精准匹配。没有哪一款采集卡能解决所有问题，但总有一款最适合你的问题。DABL7689：是入门探索的轻骑兵。DABL7606：是护航中坚的主力舰。DABL-G511：是攻坚克难的装甲师。DABM-D223：是探索前沿的侦察机。希望这份对比能帮你做出最明智的选择。如果还有更具体的应用问题，欢迎在评论区留言！希望这份对比能帮你做出最明智的选择。如果还有更具体的应用问题，欢

 siyuanshen0302
2026-06-07 07:00:00

 617

 8

#fpga开发 #嵌入式硬件
window环境（Windows11）源码编译安装 Verilator 和iverilog （Icarus Verilog）和 GTKWave

在学习FPGA 和Verilog目前没有在中文互联网看到 window 下源码安装这两个仿真器的的教程网上看 iverilog 安装都是用那个2022后缀的安装包 iverilog-v12-20220611-x64_setup.exe。。。感觉都好老了，github 里却一直在更新，之前编译安装都是失败了，今天借助AI的辅助，把过程跑通了然后既然跑通了就顺带把那个名气更大的verilator 折腾

 William06_23
2026-06-07 03:58:26

 309

 5

#fpga开发
EtherCAT技术概述

EtherCAT：以极高的数据效率和灵活的拓扑见长，特别适合多轴、高同步要求的复杂运动控制系统。PROFINET IRT：集成度高，在西门子生态中占主导，适合大型工厂自动化项目。EtherNet/IP：基于CIP协议，在北美市场占主导，强调互操作性和对象模型。Modbus TCP：简单易用，成本低，适合对实时性要求不高的监控和数据采集。Powerlink：开源，实时性好，但市场占有率相对较低。工业

 浩子智控
2026-06-05 16:51:21

 233

 5

#嵌入式硬件 #硬件工程 #fpga开发
《FPGA调试记录》万兆网UDP

《FPGA万兆网UDP调试记录》摘要：基于正点原子达芬奇PRO开发板搭建万兆网UDP通信系统，使用Xilinx 10G Ethernet Subsystem IP核（配置为Base-R模式）配合开源UDP协议栈实现。硬件需配备光口、万兆网卡及多模光模块。通过修改官方仿真案例完成IP核验证，重点测试了UDP协议的ARP、IP和ICMP功能模块，最终实现板级数据收发验证。项目采用"先跑通再优化"的思路

 douzi_adc
2026-06-05 16:38:03

 518

 15

#fpga开发 #单片机 #嵌入式硬件
双时钟FIFO实现跨时钟域数据安全传输

在千兆以太网场景下，125MHz GMII时钟域与50MHz用户逻辑时钟域之间的数据传输属于典型的跨时钟域（Cross-Clock Domain，CCD）通信问题。确保数据安全传输的核心在于消除亚稳态风险，并维持数据的完整性与顺序。基于双时钟FIFO（First-In, First-Out）的实现是工业界广泛采用的解决方案，其设计需综合考虑三个维度。

zxopenlbl
2026-06-05 10:36:14

 338

 11

#fpga开发 #单片机 #嵌入式硬件
[特殊字符]AI+FPGA 全栈学习大纲【就业版】定位

🔥【AI+FPGA全栈就业课程大纲】聚焦边缘AI加速与机器视觉开发，采用Xilinx Zynq+VitisAI工业级技术路线，分6大阶段培养FPGA+AI复合型人才： 1️⃣ 基础层：数字电路/Verilog RTL设计 2️⃣ 硬件加速：HLS/Zynq SoC架构开发 3️⃣ 算法核心：深度学习模型优化（PyTorch+CNN） 4️⃣ 企业落地：Vitis AI全流程部署 5️⃣ 高阶突

 FPGA与IC设计
2026-06-04 18:38:26

 266

 6

#fpga开发 #人工智能 #学习
大模型应用的架构

架构层名称核心机制解决什么问题典型场景复杂度① 纯提示层Prompt Engineering / Long Context靠 System Prompt + Few-Shot + CoT 引导输出，不改权重、不查外部通用对话、写作、代码生成、一次性推理文案生成、Brainstorm、简单问答★② 知识注入层RAG（检索增强生成）及其变体（Naive → Advanced → GraphRAG

qq_1615549892
2026-06-04 15:52:23

 247

 6

#fpga开发
在线设计模仿平台StepFPGA应用实践

没有硬件设备下进行FPGA开发，在线设计模仿平台StepFPGA，即小脚丫，可以展开图形化设计和Verilog编程及其逻辑综合、管脚分配、FPGA映射、编程文件下载、波形仿真，对于学习和提升集成电路设计，是不错的选择。以下是实践和互动教培的一系列项目沉淀：译码/计数器、交通灯信号控制、UART通信、RISC-V片上系统。其中，快速构造具体项目及其纠错时，借力了人工智能AI工具--IMA-Copil

kaizq
2026-05-28 12:51:34

 489

 6

#fpga开发
FPGA原型验证中的内存模型应用：基于DDR5的Linux系统启动与测试

思尔芯推出Memory Model内存模型解决方案，有效解决FPGA原型验证中DDR5/LPDDR5等高速内存接口的验证难题。该方案通过模拟PHY层行为和DFI接口协议，支持在现有FPGA硬件上验证新型内存控制器，保持精准时序的同时提供调试后门接口。实际案例显示，该模型成功支持32GB DDR5内存的Linux系统启动和全容量测试验证，显著提升存储子系统的验证效率。思尔芯提供覆盖DDR5、HBM3

思尔芯S2C
2026-05-28 10:03:51

 536

 11

#fpga开发
【SystemVerilog】class+随机数+fatal/error/warning/info+clocking+super+virtual+with

全部由AI生成。

qq_1615549892
2026-05-27 11:27:22

 404

 7

#fpga开发
160、运动控制中的仿真：硬件在环（HIL）仿真

硬件在环（HIL）仿真是运动控制系统开发的关键环节，通过将真实控制器接入虚拟被控对象模型，可提前暴露硬件特性与控制算法的潜在问题。文章从电机冒烟事故切入，详细介绍了HIL系统的核心组件（实时仿真器、控制器、接口板）及注意事项，强调电机模型需包含死区效应、磁饱和等非理想特性。通过四轴飞行器案例展示了HIL在调试线程优先级、抗饱和算法中的价值，指出实时性和故障注入是HIL的核心优势。最后给出实用建议：

欢畅科技
2026-05-27 09:53:08

 125

 3

#人工智能 #算法 #嵌入式硬件 +4
让 RTL 模型看见电路运行时发生了什么

数据集按设计划分，训练、验证、测试比例为 80%、10%、10%，测试设计在训练和验证中从未出现。HGVC 一类方法已经能利用 CDFG 的节点类型和位宽信息，论文还为公平性加入了相同的输入节点初始化，但普通 GNN 仍难以追上 DR-GNN。右侧把静态图、输入序列和训练标签送进 DR-GNN，学习出的节点表示继续服务于分支预测、翻转率预测、功耗估计和断言预测。同一个电路，输入序列不同，分支可能走

 紫霄芯语
2026-05-27 09:15:00

 382

 3

#人工智能 #fpga开发
PWM整流器设计 (设计源文件+万字报告+讲解)（支持资料、图片参考_降重降ai）_文章底部可以扫码

增加了系统的发电负担和输电设备的负担，降低了被传送的有功功率的大小，通常有两种方式可以抑制谐波的生成，一种是电感损耗大的有源或无源滤波电路，其功率因数提高能力也有限。煤炭、石油和天然气等化石燃料的迅速消耗，不仅引起了能源危机，还造成了以及环境污染日益加剧，由于电力的清洁，输送方便，在各国的国民工业发展中都占据着重要的地位，随着电力的广泛应用，越来越多的负载对用电的种类提出了要求，需要一定的电力变换

 d1_189
2026-05-26 21:56:57

 113

 3

#人工智能 #fpga开发
【每日一题】用 SerialTek BusXpert 看懂 PCIe LTSSM：一次完整链路训练过程解析

我们最近工程师简单讲了一下电脑开机时候的底层PCIe链路初始化的大概过程，也就是LTSSM （link training status state machine)，我们根据下面的大概17分钟的视频讲述的顺序整理了一下文本，尽量保留了“工程师边看 Trace 边讲解”的现场感，希望对于这方面感兴趣的朋友有帮助，有时间的可以直接看视频！【每日一题】用 SerialTek BusXpert 看懂 PC

Saniffer
2026-05-26 14:02:16

 530

 9

#fpga开发 #运维 #驱动开发 +3