JESD22标准PC、TC、TS、HTOL、HTRB、HBM、CDM、MM等与IPC/JESD J-STD-20标准详细解读（一）

菜鸡逆袭小王

8245人浏览 · 2025-07-06 00:04:00

菜鸡逆袭小王 · 2025-07-06 00:04:00 发布

器件可靠性JESD标准解读（一）

本文所述JESD标准在主页有上传源文件，同时其相关文件见链接：https://download.csdn.net/download/m0_72952662/91279022

1. JESD22-A113 PC预处理

JESD22-A113主要关于封装器件的预处理测试方法，即MSL Precondition。表面贴装器件（SMD）的典型使用涉及在电路板组装过程中对SMD进行单板SMT加工过回流炉，炉温快速高温可能导致封装中的水分蒸发（严重出现爆米花现象）致使芯片异常，在市场或研发调试过程中出现可靠性问题。因此，在可靠性测试前，对SMD封装进行预处理，以模拟电路单板SMT过程对存在湿度器件的影响。在预处理期间，测试样品会经过温度循环（可选）、干燥烘烤、湿度浸泡、模拟回流焊、清洗、干燥和电气测试，最后对器件进行可靠性测试。备注：SMD术语是指塑料封装的表面贴装器件和其他采用透水材料的封装。

1.1 标准适用范围

JESD22-A113适用于非气密固态标贴器件的行业标准预处理流程，该流程可以模拟器件多次回流。器件在进行TC&TS&HTOL&HAST&UHAST前需要进行预处理。

1.2 标准执行所需仪器设备

具备温度、湿度且可以开展温度循环测试（详细条件见JESD22-A104说明）的温箱。要求温箱可以进行85℃/85%RH、85℃/60%RH、30℃/60%RH的温度湿度条件。其次，温箱温度精度要求±2℃，响度湿度精度要求±3%RH。
单板焊接回流炉。保证器件可以按照自身回流曲线进行完成回流操作；要求设备使用红外线加热且不能直接照射SMD封装器件。注：器件湿度敏感分类测试结果取决于封装器件自身，而非回流载体。
光学显微境。可以进行器件外部目检测试，至少40倍以上。
电气测试设备。常温状态下，可以对器件单体进行直流、性能功能等电气性能测试，验证器件是否可进行正常工作。
烘箱。用于对器件进行烘烤，要求满足125+5℃/-0℃条件。

1.3 标准测试步骤

在对器件进行预处理前，需根据J-STD-020（见IPC/JESD J-STD-020E分析）标准确定器件的潮湿敏感等级（MSL），已确定适当的预处理条件。如果不知道MSL等级，可以参考其他相关湿度评估数据或根据经验进行选择。所使用预处理条件必须于IPC/JESD J-STD-020的最低寿命信息保持一致。

备注：相同封装可能因使用SnPb或无Pb条件而具备不同的MSL等级。任何器件测试时需按照JESD625规定进行ESD（静电放电）程序进行处理。

预处理详细测试步骤如下所述：

功能性能指标测试。初始器件基本电气性能、功能性能指标测试，确保器件常温满足其规格要求，替换任何不符合要求的器件。
外观检测。在40+倍光学放大倍率下进行外部目视检查，以确保不使用具有外部裂纹或其他损耗的器件进行测试。如果发现外观不合格样品，不进行使用并抽取新样品。
温度循环。从-40℃（或更低）到+60℃（或更高），进行5cycles测试，用于模拟运输条件。可以使用JESD22-A104的《温循》表1中的A-L或L-N条件替代（详细见JESD22-A104介绍）。具体根据器件需求，该步骤可选。
烘烤 Bake out。将器件在125+5℃/-0℃下至少烘烤24小时，该步骤目的：去除封装中所有水分，使其达到“干燥”状态。

备注：如果在进行预处理时器件的解吸数据显示需要不同的条件才能获得“干燥”状态，则需修改时间/温度，具体参考J-STD-020中运行吸收和解吸曲线。

浸湿 Moisture Soak。将器件放置在干净、干燥、便于拿取的容器中，确保器件不接触或重叠，每个样品按照IPC/JESD J-STD-20 中规定的浸湿要求进行测试。该测试需要再烘烤后2小时内开始进行。
回流测试 Reflow。进行浸湿测试后，样品在不少于15min且不超过4小时时间内部，对样品进行3次回流（回流条件查找IPC/JESD J-STD-020）。如果浸湿后样品从温箱中取出和初次回流之间的时间无法满足要求，则需要重新进行烘烤和浸湿测试。

注1：器件3次回流解释：1）双面双程（Double-Sided, Double-Pass-DSDP）器件回流工艺第一遍；2）DSDP进行第二次回流且pass；3）对验证器件板级附近器件进行返工操作，使其进行类似回流温度。

注2：如果回流周期规范不使用于被测试器件，可参考JESD94。

注3：样品在回流周期之间应该充分冷却（最好恢复到室温），以确保样品的回流温度/时间不受后续回流周期的影响。

注4：回流工艺需确保每个回流循环中，所有器件能满足IPC/JESD J-STD-20规定的回流曲线要求。

回流时板级连接 Solder attachment after reflow。如果要进行器件在板可靠性测试，则可以在回流中一个周期内将器件连接到测试板。如果测试板或其他单板使用器件时间比较晚时，根据实际需求，可以先将器件烘烤后进行密封，直到其焊接到测试板上。
助焊剂应用 Flux application。回流完成后，器件在室温下冷却至少15min，然后将器件在室温助焊剂谁溶液中浸泡至少10s。其中GBA、CGA、LGA封装不需要助焊剂浸泡。
清洗 Cleaning。使用去离子水冲洗清洁器件外部，助焊剂应用和清洁之间不需要等待时间，确保所有助焊剂残留物完全清洗。
干燥 Drying。设备在进行可靠性前应进行室温下干燥处理。
功能性能指标测试。初最终器件基本电气性能、功能性能指标测试，确保器件常温满足其规格要求，出现异常样品需重新选择新样品进行测试并对问题进行分析。

1.4 典型预处理步骤

2. JESD22-A104 TC温度循环

2.1 TC标准使用范围

JESD22-A104 主要用于器件、PCBA互连器件焊点的温度循环测试，用于单室、双室、三室的温度循环中。其中单室指在一个静止空间，空间内温度发发生变换；双室指将被测器件（DUT）放置在一个可以在两个环境中移动的平台上（两个环境温度不变，仅含有被测样品平台移动）；三室与二室含义一致，区别在于存在三个固定温度。一般情况使用单室进行测试，如使用温箱进行测试。该标准部使用与温冲试验，温冲试验标准JESD22-A106。

TC-Temperature Cycles，目的在于验证器件、单板焊点在交变高温/低温变化过程中产生机械应力的承受能力，该应力可能导致器件或焊点出现电气/物理特性永久性变化。

2.2 TC标准执行所需设备

使用的温箱或其他设备应能在最大负载情况下，在DUT工作区域内提供和控制制定的温度及循环时间。样品应尽量避免直接受热传导影响。每个箱体是否满足测试条件，可以通过以下方法进行验证：

使用带测量设备的DUT和最大负载进行周期性校准，并在每次测试中持续监控固定工具热电偶温度测量值，确保运行重复性。
在每次测试中持续监控放置在最差温度位置（例如：DUT的中间或边沿）的待测DUT。

2.3 TC标准测试说明

测试规定的总循环测试可以因测试箱故障、规定时间间隔对样品进行电器性能测试、测试箱断电而中断。但是，如果所有中断次数的总和超过规定循环次数的10%，则必须重新进行测试。如果热电偶固定在DUT本体上，使用的胶水或胶带的量应最小化，以确保正确的温度测量。热电偶或等效的温度测量装置，所使用的固定方法应确保样品的全部质量达到温度极端值。

2.3.1 TC速率

标注循环速率取决于选择的温循模式，详细见表2-1。

DUT循环速率。典型的DUT温度循环速率范围为每小时1~3循环。典型失效模式包括但不限于疲劳（如金属电路疲劳）和分层。
DUT焊点循环速率进行焊点疲劳评估时，典型焊点循环速率比较慢，范围在1~2次/hrs。这包括倒装芯片、球栅阵列、具有焊点互连的堆叠封装。
锡须循环速率根据JESD22-A121规定，锡须循环速率为3次/hrs。

在测试器件焊点疲劳时，应避免测试样品中的瞬态热梯度，具有较大热质量和低热传导效率的样品需要足够慢的斜坡速率已达到热补偿。典型温变速率为15℃/min或更低。首选10℃/min~14℃/min。

注1：首选循环速率是在焊点疲劳测试的适当性和热循环测试效率直接取平衡的基础上确定的。

注2：温循速率过快可能产生设计之外的失效模式，同时样品上大热梯度可能导致器件不同位置出现不同热传递加速因子。

2.3.2 TC所选最高与最低温度

DUT测试过程中所选的最高、最低温度如下表2-1所示，图中给出特性测试条件范围，并标称DT应至少达到多少温度。

表2-1 DUT测试过程中所选的最高、最低温度

注意事项：1）选择的温循条件，应不能超过DUT样品所使用材料的玻璃化转变温度，避免出现正常设计应用中不应出现的失效机制；2）避免DUT之间以及与其他器件较大的热梯度，以保持测试数据的完整性；3）在测试条件温度范围内CTE差异可能导致测试板上的通孔过早失效，从而限制测试器件的电气性能测试。超过125℃的测试条件不推荐，主要是由于潜在动态再结晶导致的成分在Pb/Sn焊料上残留。

温循过程中极值保持时间如下表2-2所示，共有4中模式：

表2-2 温循过程中极值保持时间

不同测试条件的选择，都要使用DUT的失效机理。器件领域一样选择极值保持时间为15min。

2.3.3 极限温度保持时间

极限温度状态下保持时间随选择TC模式而定。在保持时间内，DUT应达到所需标称温度，即Tsmax或Tsmin；具体时间与对应模式详细见表2-2。

2.3.4 极限温度选择

极限温度选择与TC所对应测试条件相关，详细见表2-1。

2.3.5 器件保持时间模式选择

由表2-2可知，器件在进行温循过程中，保持时间存在4中模式，通常使用模式1进行。若一般按照器件常规失效率，选择模式4进行测试。模式1对应保持时间较短，与经验获取器件失效模式不一致。

2.3.6 器件焊点保持时间模式

保持时间对应模式2/3/4通常用于倒装芯片或BGA焊点等焊点的疲劳或蠕变。器件焊点问题，一般选择模式4进行测试。

2.3.7 锡须保持时间模式

根据JESD22-A121规定，锡须在极值温度下应保持5~10min，类似模式2/3。

2.3.8 温循标准时间

DUT温循测试时间与温循条件相关，表2-3给出不同测试条件与保持时间模式下典型速率。对于器件焊点，不建议循环时间小于30min。

表2-3 DUT温循测试时间与温循条件

2.3.9 器件性能指标测试

对TC测试器件进行电气性能测试，测试包括功能、指标性能测试，满足对外宣称产品规格要求。测试可以在室温或极限温度下进行。此外，对于密封器件，还应按照JESD22-A109进行密封性测试。对TC测试器件进行电气性能测试，测试包括功能、指标性能测试，满足对外宣称产品规格要求。测试可以在室温或极限温度下进行。此外，对于密封器件，还应按照JESD22-A109进行密封性测试。

2.4 TC失效故障判断标准

失效判据应包括不限于密封性（适用于密封器件）、参数限制、功能限制、机械损伤和翘曲。参数限制和功能限制由器件自身所决定。机械损伤不应包括因夹具或人为操作处理引起的损伤，或者该损伤在特定应用中不会对封装器件性能产生关键影响。

2.5 TC解读参考文件

JEP 140：半导体封装器件热电偶测量。

JEP 153：热应力试验温箱温度的表征和监控。

3. IPC/JESD J-STD-20 MSL等级确定

3.1 J-STD-20标准使用范围

本标准的目的是确定对湿气应力敏感的非气密标贴器件（SMD）的分类，便于器件被正确包装、存储和处理，以避免在SMT回流焊接或维修时出现异常。同时，确定SMD器件封装应用的分类，但该标准不能单独提供长期可靠性保证，仅作为参考。例如：确定MSL（潮湿敏感等级）可用于在JESD22-A113标准中确定器件预处理条件。

本标准使用于所有非气密性封装的SMD，由于器件吸潮，在SMT中可能存在损坏，这里SMD是指塑封的表面贴片器件和其他采用透水材料的封装。一般器件生产厂商提供MSL等级，用户根据MSL等级进行相关预防性处理措施。

非气密性器件的湿气在回流高温环境下，内部压力会增加。在特定条件下，该压力可能导致封装材料于芯片或内部引线/基板直接出现分层现象，内部裂纹未延伸至封装外部，粘接损伤，线径段磊，粘接开裂，芯片开裂，pad点处出现凹坑。严重情况下，应力可能导致外部封装开裂，这种现象称为“爆米花”现象，主要是由于内部应力无法释放导致封装膨胀导致。

表贴器件比通孔器件更容易出现该问题，主要是SMD器件在回流焊过程中承受温度更高，原因是焊接操作必须在SMD器件所在同一侧进行。对于通孔器件，焊接操作发生在元件被单板遮挡的下方，远离高温材料。

3.2 J-STD-20适用其他标准种类

JEP-140 半导体封装的热电偶温度测量；

JEP160 电子固态晶圆、芯片和器件的长期存储指南；

JESD22-A120 有机材料中水分扩散率和水溶性的测量方法；

JESD22-A113 可靠性测试前SMD器件预处理；

JESD22-B101 外部视觉；

JESD22-B108 表贴半导体器件的共面性测试；

JESD22-B112 高温封装翘曲测量方法；

JESD47 应力测试鉴定规范；

JESD625 处理静电放电敏感（ESD）器件要求；

3. 3 测试所需设备要求

3.3.1 温箱

温箱要求在85℃/85%RH、85℃/60%RH、60℃/60%RH、30℃/60%RH、可以正常运行。在温箱工作区域内，温度公差必须为±2℃、湿度公差必须为±3%RH。

3.3.2 回流设备

全对流回流系统，能保证所需的回流曲线标准。
热红外显示。IR/对回流焊设备保持器件要求回流曲线。该设备必须使用红外线仅对空气加热，而不能直接照射到待测SMD封装或器件表面。

3.3.3 烘箱

满足125+5/-0℃要求。

3.3.4 光学显微镜

器件表面观察40倍、截面检查100倍，同时验证时可能需要更高倍数，具体根据实际情况确定。

3.3.5 Scanning Acoustic Tomography（扫描声学显微镜）

Scanning Acoustic Tomography（扫描声学显微镜），简称声扫。用于检查器件内部裂纹和分层。分层的存在并不一定表示将发生的可靠性问题，但分层的可靠性影响在特定器件或系统中是存在的，具体根据器件本身实际确定。

3.3.6 横截面

对器件进行切割处理，基本显微切割器件设备。

3.3.7 电气测试

对器件可以进行电气性能指标测试，满足器件规格宣传要求。

3.4 器件回流曲线分类

器件用户根据供应商在包装上的“潮敏等级”标签，以确定SMD封装是在哪个回流温度下被分类的。除非另有标注，一级SMD封装被人为在220℃下被分类的。

器件可以根据下表3-1、3-2规定温度外的温度进行分类，但需要供应商和用户同意。如果使用不同T值，则应在J-STD-033中定于的警告标签上注明使用温度。

表3-1 SnPb共晶过程

表3-2 无铅工艺

注1：体积不包括外部引脚（例如焊球、焊盘、引线）或非集成散热器、封装体积包括封装本体的外部尺寸，无论是否有腔体或无源封装类型。

注2：根据器件供应商定义，最大峰值封装体温度（T）可以超过表3-1或3-2中规定值，适用更高的T不会该表分类温度。

注3：回流过程中达到的最大元件温度取决于封装厚度和体积。适用对流回流工艺可以减少封装之间的热梯度。但由SMD封装热传导差异引起的热梯度仍然存在。

注4：无铅器件潮敏等级使用无铅工艺温度和下文提到的温度曲线进行评估。

影响器件潮敏等级的因素，可能需要对MSL进行重新分类：

键合剂材料/工艺；
引脚数量；
封装材料/工艺；
芯片焊盘区域和形状；
芯片尺寸/厚度；
引线框架、基板、散热器的设计/材料/表面处理；
晶圆制造技术/工艺；
芯片版图设计；

3.5 潮敏等级分类

3.5.1 样本要求

无需额外可靠性测试的合格SMD包装，每个待测试潮敏等级选择至少22pcs样本。其中样本必须包含至少两个非连续的装配批次，每个批次的工艺基本保持一致，且样本完成正常发货前所有制造工艺流程测试。
重新分类的每个带测试潮敏等级分别选至少11pcs样本。样本中必须包含至少两个非连续的装配批次，每个批次的工艺基本保持一致，且样本完成正常发货前所有制造工艺流程测试。

3.5.2 初始电气测试与外观测试

样品初始电气性能指标测试，满足对外宣称规格要求。并对样品外观进行观察，同时进行声扫测试观察内部是否存在裂纹或分层问题。

3.5.3 烘烤

器件在125 +5/-0℃下至少烘烤24hrs，该步骤旨在从包装中去除水分，使其达到“干燥”状态。

注1：如果烘烤测试中断超过15min，则中断的总时间应该从烘烤时间中排除。中断时间应记录，且不超过1hrs、如果超过1hrs，则需要重新进行烘烤。

3.5.4 吸潮

将器件放置在干净、干燥容器中，保证各个器件之间不接触或重叠，将每个器件按照下表3-3进行正确吸潮。在任何时候，器件都应按照JESD625的规定使用适当的ESD操作进行处理。

表3-3 潮湿敏感等级

注1：上述加速吸潮要求可能不适用于不含填料的模塑料。

注2：潮湿敏感等级是指在≤30°C/60% RH（相对湿度）环境下，样品拆封后必须在其等级对应时间完成回流焊接，否则需要对其进行烘烤处理。

3.5.5 回流

从温湿箱中取出样品后，时间大于15mim，小于4hrs，将样品放置如下表3-4和图3-1所示合适的回流条件下进行3个周期处理。如果从温湿箱取出样品到初始回流前的时间无法满足要求，则必须按照3.5.3和3.5.4重新进行烘烤和吸潮小狐狸。回流直接时间应为5~60min。

注：所有温度均指器件中心温度，测试时为器件回流过程中向上的封装表面。

表3-4 器件回流条件

图3-1器件回流曲线

注：本标准的回流曲线用于分类/预置条件，并非用于指定电路板组装曲线。实际电路板组装曲线应根据具体工艺需求和电路板开发，且不应超过上表所示参数。

举例：入股Tp为260℃且时间为30s，对供应商和用户含义不同：对供应商而言：峰值温度必须至少为260℃，高于255℃必须至少为30s；对用户而言，峰值温度不得超过260℃，高于255℃的时间不超过30s。

3.5.6 最终外观与电气性能检测

使用光学显微镜进行外观检查器件，寻找外部裂纹或其他异常点。然后，对器件进行最终电性能指标测试，要求其电性能指标与对外宣称保持一致。

3.5.7 最终声扫处理

对所有器件进行声扫处理，确定其内部是否存在裂纹、分层现象。

3.6 器件失效标准

3.6.1 模拟回流后失效标准

如果被测样品中存在一个或多个器件失效，则该封装应被视为未通过测试等级。

如果器件表现出如下任何一种情况，则被视为失效：

使用40倍光学显微镜可见外部裂纹。建议使用100+国学显微境或更高倍率或SEM进行观察，可以看到失效问题前的任何裂纹；
电气测试失败；
内部裂纹与键合线、球键合或楔焊键合相交；
从任何引线脚延伸至任何其他内部特征（引线脚、芯片、芯片粘接胶）的内部开裂；
内部裂纹延伸超过任何内部特征到封装外部的2/3距离；
由于翘曲、膨胀或鼓包导致封装本体平面度出现异常，且根据JESD22-B101标准肉眼不可见。如果器件在室温下测量仍满足共面度和间距要求，根据JESD22-B108标准，视为通过。

如果器件通过上述要求，且声扫未出现裂纹，则视为器件通过该级别的潮敏等级。如果声扫显示内部存在裂纹，必须视为失效或通过抛光横截面验证其在已识别位置未违反上述标准。

3.6.2 需进一步评估的失效标准

分层不一定构成失败原因。为了评估分层对器件可靠性影响，半导体供应商按照下述分层要求或使用JESD22-A113和JESD47或供应商内部判断标准进行可靠性评估。可靠性评估可能包括应力测试、历史通用数据分析等。如下图所示为分析逻辑流程图。

图3-2 失效分析分析逻辑流程图

如果SMD封装通过电气测试，且芯片焊盘背面、散热器或芯片背面（仅芯片上的引脚）存在分层，但没有裂纹或其他分层迹象，并且仍然符合规定的尺寸标准，则SMD封装被认为通过了该级别的潮敏测试。

分层，特定封装类型的分层变化标准时从预湿吸潮到重回流期间测量的。分层变换是预回流和重回流分层直接差异，分层百分比或分层变化是根据被评估的总面积计算的。

金属引线框架封装分层判断：

芯片有源面没有分层；
任何焊接表面，包括pad点或芯片引线等均不存在分层；
沿任何设计为隔离的、跨越金属特征的聚合物薄膜，无分层变化超过10%（SAT观察）；
芯片粘接区域无分层/开裂>50%；1）用于导热、2）与芯片背面进行电气接触的器件；
任何贯穿性特征的die无分层。贯穿性特征包括引线框架、绑带、散热片对准特征、散热块等

基板（substrate）型封装（LGA/BGA）分层判断：

芯片有源面没有分层；
芯片粘接层任何焊接表面无分层；
在空腔和二次成型封装的聚合物灌封或成型化合物/层压板界面处，分层变化不超过10%；
在阻焊层的树脂界面处，分层变化不超过10%；
在层压板内部，分层变化不超过10%；
无分层/裂纹变化超过10%贯穿芯片粘接区域；
芯片填充树脂与芯片或树脂与基板/阻焊层之间无分层/裂纹；
无表面贯穿特征在整个长度发生分层，表面贯穿特征包括引线、层压板、层压金属化、PTH等。

注：对应基板型封装，使用CSAM和TSAM进行分析，CSAM不易解释封层现象。

基板封装在板焊接过程中因湿气引起的本体翘曲。湿气引起的翘曲可能导致在板焊接的焊料附着导致焊料桥接或开路连接。众所周知，器件内湿气会根据器件内部设计增加或减少自身本体翘曲，其可以是湿气含量的函数，并且会收到高温下测量总翘曲效应的速率和保持时间的影响。应该按照JESD22-B112标准进行测量封装本体的翘曲。

带聚合物层裸die芯片（WLCSP）。根据J-STS-020标准确定失效样品需要供应商提供失效判据，以确保器件长期可靠性。非IC封装。J-STD-020未提供非IC封装类型的失效判据。任何选择本标准中规定的程序来确定非 IC 封装的 MSL 等级的都负责定义适当的失效判据，以确保设备的长期可靠性。

3.6.3 失效验证

所有失效都应该进行分析，以确认失效机制与湿度敏感性相关。如果在选定的级别中没有出现回流敏感引起失效，则该元件符合测试的湿度敏感性级别。

3.7 湿度/回流敏感性MSL等级分类

如果器件通过MSL1，则被分类为非湿度敏感，不需要干燥包装。MSL之外的其他因素可能需要考虑，例如JEP160中包含的因素，用于长期存储。

如果器件在MSL1失败，但在更高等级中通过，则被归类为防潮敏感设备，必须根据J-STD-033进行干燥包装，如果需要长期存储，则需要按照JEP60的长期存储指南进行操作。

如果器件仅能通过MSL6，则被分类为极度防潮敏感，干燥包装不能提供足够保护。如果该产品需要运输，则必须告知客户其分类。供应商还需要在器件外附带警告标签，标明器件要在TOL内烘烤干燥，然后进行回流。

4. JESD22-A108标准

4.1 JESD22-A108标准使用范围

JESD22-A108标准用于确定偏置条件和温度对器件随时间产生的影响。主要以加速的方式模拟器件实际工作条件，用于器件资格认证和可靠性检测。其是一种使用短时程的高温偏置寿命测试，通常称为老化测试，用于筛选与早起失效相关的故障。

JESD22-A108测试中包含High Temperature Operation Life（HTOL，高温工作）、Low Tmperature Operation Life（LTOL，低温工作）、High Tmperature Reverse Bias（HTRB，高温反向偏压）、Low Tmperature Reverse Bias（LTRB，低温反向偏压）、High Tmperature Gate Bias（HTRB，高温栅极偏压）、Low Tmperature Gate Bias（LTGB，低温栅极偏压）、High Temperature Forward Bias（HTFB，高温正向偏置）测试项。

4.2 JESD22-A108适用文档范围

JESD478：集成电路的应力测试鉴定认证。

JEP122：硅半导体器件的失效机制和模型。

4.3 测试所需资料与设备

4.3.1 电路

器件将施加偏置的电路必须经过仔细设计，需要考虑多个因素，具体以实际应用为主；如电压拉偏1.1倍、电源纹波、噪声、特殊供电设计等；

4.3.2 器件原理图

偏置和运行方案必须考虑器件的限制，不得使用器件过应力或过热导致异常。

4.3.3 电源

测试电路应设计为限制功耗，以便在器件故障发生时，不会将过大的功率施加到样品中的其他器件上。

4.3.4 器件安装

单板或夹具设计时，需提供器件安装方式以减少部件在受力时产生的不良影响（例如：芯片过应力、不适当的散热）。

4.3.5 外部供电电源与信号源等设备

外部供电电源、信号源、频谱仪、示波器等仪器设备，应经过校准并具有良好的长期稳定性。

4.3.6 温箱测试环境

环境箱应能够在部件加载且未通电时，在整个温箱工作区域内，温度偏差在±5℃以内。

4.4 特殊名称含义

最大工作电压。在符合适用器件规范或数据表的情况下，器件规定的最大电源电压。
绝对最大额定电压。允许施加到器件上的最大电压，超过该电压可能导致或存在潜在损坏。通常该值有器件供应商指定。
绝对最大额定结温。器件工作时的最大结温，超过该温度可能导致或存在潜在损坏。通常由器件制造商针对特定器件指定，其中也可以指定最大外壳温度。

4.5 测试项描述

器件应该在所需的时间和温度下承受规定的应力条件。

4.5.1 应力寿命时间

偏置寿命是指实际使用条件下，器件满足或超过同等条件的寿命。该寿命基于应力加速定义（详见JEP122）。应力持续时间由供应商根据老化计算公式、JESD47等标准定义。

4.5.2 应力条件

应力条件根据不同器件其条件不同，具体根据实际情况而定。应力条件应该持续施加，除临时测试性能指标或温箱设备异常等情况。在器件提升至加速条件、降至室温和在室温测试所花费时间不应视为测试总持续时间的一部分。

4.5.3 环境温度

环境温度和偏置对高温应力应该做调整，以使应力状态下的器件接吻达到最低125℃，除非另外有其他规定。在低应力环境下的温度不得超过-10℃。对于在高应力期间经历温度变化的产品，以达到应用寿命等效应力持续时间为目标，可以使用高于或低温规定器件应力的结温。

注：设置应力温度可能超过其工作温度，但不得超过器件设计的绝对最大额定温度和电压。

4.5.4 工作电压

除非特殊说明，工作电压应为器件规定的最大工作电压。当不使用最大工作电压是，应在可靠性测试认证报告中进行说明。为了通过电压和温度获得寿命加速，运行使用更高的电压；该电压不得超过器件的绝对最大额定电压，并且与器件设计人员沟通。

4.5.5 偏置条件设计

偏置设计可以是偏置应力（静态或动态）或工作应力（动态）。根据偏置配置，电源和输入电压可以是接地的，也可以升高到确保应力温度不超过最大额定结温的最大电位。器件输出可以是空载或带栽的，以实现指定的输出电压水平。如果器件具备热保护功能，则不应该以可能导致器件进入热保护的方式进行偏置。

高温正向偏置（High Temperature Forward Bias，HTFB）

HTFB测试为器件内部电路结（如栅或漏）进行正向偏置加压，器件可以以静态或脉冲的正向偏置模式运行。脉冲偏置可以在额定最大电流或接近该水平下对器件进行应力测试，以使器件中最大数量固态结处于偏置状态。偏置条件具体根据实际情况定义。HTFB测试通常应用于功率器件、二极管、分立式晶体管等（通常不用于集成电路）。

高/低温工作寿命（High/Low Temperature Operating Life，HTOL/LTOL）

HTOL/LTOL测试配置为正向偏置器件的正常工作状态，且器件可以在动态工作模式下运行。通常，可以通过调整多个输入参数来控制器件内部功耗。这些参数包括：电源电压、时钟频率、输入信号等。这些参数可以在其规定值外运行，但可能存在过应力导致损伤。HTOL测试通常应用于逻辑和存储器件。LTOL测试目的主要是检测热载流子引起的故障，通常应用于存储器件。

高温反向偏置（High Temperature Reverse Bia，HTRB）

HTRB测试为器件工作内部电路结（如栅或漏）进行反向偏置，器件通常在最大额定击穿电压或电流水平的80%~100%或附近以静态工作模式运行。应确定实际测试偏置条件，以偏置器件中尽可能多的固态结。HTRB测试通常用于功率器件。

高温栅极偏置（High Temperature Gate Bia，HTGB）

HTGB测试会对器件样品的栅极或其他氧化物施加偏置，器件通常在最大额定氧化物击穿电压水平或附近以静态模式运行。应确定实际测试的偏置条件，以使器件中的最大数据栅极处于偏置状态。HTGB测试通常用于功率器件。

4.6 冷却

高温应力下的器件在移除偏执前应冷却值55℃或更低。如果供应商提供偏置验证数据，则无需在偏置状态下进行冷却。

4.7 最终测试

在器件寿命测试中，测量应在初始时、每个中间阶段结束时以及寿命测试结束时进行。在中间检测结束后，继续进行温箱测试时应在器件装入温箱前或后10min内完成对器件偏置条件配置。在移除器件的偏置后应尽快完成电气测试，对于高压器件（>10V）不超过96hrs，对于所有其他器件不超过168hrs。如果测试器件的可用性或其他因素导致无法满足上述条件，则必须在器件上持续保持偏置进行测试。如果器件已经去除偏置条件且放置时间超过上述要求实际，必须在测量完成前，按照下表4-1所规定的持续时间重新开始应力。

表4-1 器件放置时间超过要求未测试附加应力要求

5. JESD22-A106 TS-温度冲击测试标准

5.1 JESD22-A106标准使用范围

JESD22-A106主要是关于TS（Thermal Shock，热冲击）测试标准，目的在于确定器件对突然暴露于极端温度变化及交替暴露于极端条件的影响和承受能力。

5.2 关键术语解释

dwell time 停留时间：器件暴露环境中的时间；

load 夹具：测试器件所需使用夹具；备注：这些夹具自身需满足温冲测试条件，避免因夹具问题导致器件出现异常问题；

monitoring sensor 监控传感器：实时监控器件在不同温度下同一位置的温度情况；

specimen 样品：被测试的样品；

transfer time 转移时间：从一个温度条件到另外一个温度条件所需时间；

5.3 TS测试设备

所使用温箱或其他设备，可以满足器件TS条件（详细见5.4所示条件），且提供并控制工作区规定的温度。试验期间，需要通过温度传感器，实时监控最坏情况下器件温度。同时，可以根据需要验证最大器件负载条件下最坏情况负载温度，验证温箱或测试设备性能是否满足要求。在5.4所示的B、C、D条件下，应该用全氟碳化物。

5.4 TS测试条件

器件放置在温箱或设备中，应确保器件周围风冷或水冷正常。然后根据下表所示温冲测试条件进行规定循环次数。在完成规定的总循环次数后，进行性能功能指标最终测试。允许因中间过程检测或电源或外部设备故障导致测试中断。但是，如果测试的中断次数超过规定总循环次数的10%，则必须从新开始进行测试。

5.4.1 测试时间

从高温到低温或从低温到高温的总转换时间不超过20s。最短停留时间不得小于器件达到所需温度的总时间，且器件应该在停留时间内达到规定温度。

表5-1 温冲温度条件和冷却推荐

表5-2 全氟碳流体的物理性质描述

5.4.2 功能性能指标测试

测试前后对器件进行目视检查以及参数功能测试等电气性能测试，保证其可以满足规格要求。

5.4.3 测试故障失效标准

器件经过测试后，如果参数超过限制，无法证明密封器件的密封性，且证明该器件无法满足设计需求，证明该样品属于不合格样品。机械损坏，例如：封装破裂、破损或断裂等外部目视异常，则也视为不合格。

5.5 JESD22-A106常规使用测试条件

-55℃/+125℃,dwell > 10min, transfer time<1min, 500cycles O Fail。

6. JESD22-A114 ESD-HBM

6.1 JESD22-A114标准使用范围

JESD22-A114是关于人体静电模型标准（ESD-HBM，Electrostatic Discharge Sensitivity Testing Human Body Model）。用于根据微电路在特定静电人体模型（HBM）放电（ESD）下暴露时对损坏或性能下降的敏感度对其进行测试和分类。其目的是提供可靠、可重复的HBM ESD测试结果，以便进行准确分类。便于器件在生产提前预防、组装和运输做好提前HBM ESD损伤防护。

图6-1 人体模型放电示意图

HBM测试模型模拟当人体携带静电并突然放电场景。通常设计一个100pF电容，通过1.5KΩ迅速放电到器件管脚，如图6-1所示。

HBM特点如下：

峰值电压：通常在几百到数万伏特，但常见测试水平为1KV到2KV；
峰值电流：HBM放电的峰值电流一般为0.66A/KV；

放电时间：约为130ns至150ns为典型放电时间；

6.2 测试所需设备说明

6.2.1 ESD模拟器和电路说明

一个ESD脉冲模拟器和一个等效于图6-2电路的被测器件（DUT）插座。模拟器必须能够提供具有图6-3和图6-4所需特性脉冲信号。

图6-2 典型等效HBM ESD电路

注：1）任何模拟器的性能都受其寄生电容和电感影响；

2）测试仪设计中必须采取预防措施，以避免充电瞬变和多个脉冲信号；

3）R2用于6.3.1中规定的初始设备认证和重新认证，具有+/-1%容差的低电感、4000V、500Ω电阻器。

4）只有在验证波形是否符合表6-1中的规格时，才允许堆叠DUT插座适配器（捎带式）。

5）不允许反转端子A和B以实现双极性。

6）S2应该在脉冲传输周期后至少10ms关闭，以确保DUT插槽不会处于充电状态。

7）R1,1500Ω，+/-1%。

8）C1,100pF,+/-10%（有效电容）。

图6-3（a）脉冲上升时间（tr）

图6-3（b）脉冲衰减时间（td）

图6-4 通过500Ω电阻器的电流波形

注：500Ω负载仅在6.3.1中规定的设备认证期间使用。

6.2.2 示波器

示波器和放大器组合的最小单元带宽350MHz，写入速率最小4cm/ns。

6.2.3 电流探头

电流探头的最小脉冲电流带宽为350MHz。探头（变压器和电缆的标称长度为1m）具有1GHz带宽，最小额定电流为12A峰值脉冲电流能力，上升时间小于1ns。

6.2.4 评估载荷

建议使用18-24 AWG镀锡铜线进行短波形验证测试。引线长度应尽可能短，以便在穿过电流探头时跨越插座中两个最远引脚之间的距离。电线的末端可以接地到需要间隙才能接触细间距插座引脚的点。应使用500Ω+/-1%、4000V的低电感电阻器进行初始系统排查和定期系统校准。

6.2.5 校准

所有用于测试仪评估的设备均应根据记录在案的可追溯校准系统并按照制造商的建议进行校准。

6.2.6 可选的拖尾脉冲检测装置

进行如6-5图所示的可选尾随脉冲检测需要以下内容：

最小输入阻抗为10MΩ、最大电容为10nF、最小带宽为1MHz、最小峰值电压额定值为15V的电压探头。
一个10KΩ +/-1%，4000V电阻。
一个齐纳二极管，击穿电压在6V~15V之间，额定功率在1/4W~1W之间。

图6-5 用于检测尾电流EOS脉冲测量电路和典型电压波形

6.3 鉴定、校准和波形验证

6.3.1 设备校准

设备校准必须在初始验收测试期间进行。每次进行可能影响波形的设备维修时，都需要在设备维修后，重新进行校准验证，并且至少每12个月进行一次校准验证。测试仪必须在除8000V外的所有电压电平下使用短路线，在1000V和4000V电平下使用500Ω电阻器（见图6-4）满足表6-1和表6-2（如下文介绍）的要求。8000V是可选的。校准期间的波形测量应使用最高引脚数板上的最差引脚进行测试，并带有正极机械夹紧插座（在初始设备验收期间，应在表6-2中的电压水平下执行至少5个连续正波形和至少5个连续负波形，以验证仪器的可重复性）。

高压继电器和相关高压电路应由计算机控制系统的用户根据设备制造商的说明进行测试，此测试将检查任何开路或短路继电器。

表6-1 电压与电流对应关系

安全培训

在初始设备设置器件，安全工程师或使用的安全代表应在设备运行位置检查设备，以确保设备不可燃（危险）环境中运行。此外，所有人员在使用设备之前都应接受系统操作培训和电气安全培训。

检测尾随EOS脉冲（可选）

已知一些HBM测试仪会产生拖拽电脉冲。常常先进工艺器件可能容易受到该脉冲信号影响，导致电气过应力（EOS）。如果被测器件需要关注尾随脉冲，使用10KΩ负载与齐纳二极管并联，HSM脉冲之后的任何尾随脉冲在正负4000V电平下必须小于4μA，如图6-5所示。扫描是否存在任何尾随脉冲应该在HBM脉冲后至少覆盖1ms。

注1：由于在测量设置中使用了大负载并增加电容寄生效应，HBM 脉冲可能会显示出高达 100 μs 的缓慢衰减以达到 4μA 规格水平。在确定拖尾脉冲幅度时，应排除这部分缓慢衰减。

为了确定待测器件是否容易受到拖尾脉冲的损坏，需要在 HBM 测试期间测量实际器件两端的电压，或者使用类似于图6-5 中的电路。如果使用图6-5中的电路，则应将电阻从 10 kΩ 值更改为模拟器件特性的值，并选择齐纳二极管以匹配器件的击穿电压。然后将测得的电压及其在设备上出现的时间与该技术的已知可靠性机制进行比较，例如随时间变化的介电击穿（TDDB），以确定 HBM 测试仪是否构成可靠性问题。对于足够先进的技术，可能需要使用比 4000 V 时 4 μA 和 10 kΩ 电阻更严格的标准。

消除前脉冲电压上升（可选）

如果引脚阻抗较高，正常 HBM 器件可能会表现出一种现象，即主 HBM 脉冲之前在受应力引脚处产生电压上升。这种预脉冲现象的特性取决于与 HBM 放电相关电弧的条件和环境、测试仪的寄生电容以及被测器件的引脚阻抗。由于缺乏针对这种现象的规范，应力引脚上产生电压上升的大小可能因测试仪而异，并可能改变某些 ESD 保护电路的行为。

为了提供更好的数据可重复性，允许在被测器件引脚（端子 A）和系统接地（端子 B）之间放置一个分流电阻，以消除预脉冲现象并消除电压上升，只要它不改变测试仪鉴定中表6-1中规定的 HBM 波形、校准和波形验证。该分流电阻可以放置在 HBM 模拟器或测试夹具系统中，建议的电阻值为 10 kΩ或更大。

6.3.2 芯片最薄弱引脚HBM确认

应确定并记录每个插座和DUT板最薄弱引脚组合。建议制造商为每个DUT板提供最坏情况下的引脚数据。应制定波形最接近限值（见表6-1）的引脚组合用于波形验证。

最坏状态的引脚组合应通过以下步骤确定

1）对于每个测试插座，确定从脉冲发生电路到测试插座的布线路径最短的插座引脚。将此引脚连接到端子 B（在整个最坏情况下的引脚搜索中，它将保持引用引脚），并将其余引脚之一连接到端子A。在这些引脚之间连接一根短路线，电流探针围绕短路线，尽可能靠近端子B（如图6-2所示）。

2）施加至少一个4000 V 正脉冲和至少一个4000 V 负脉冲，并验证波形是否满足表6-1中对正脉冲和负脉冲的要求。

重复上述最坏状态的引脚组合确定步骤，直到评估完所有插座引脚。
确定最坏状态的引脚对（在限制范围内，最接近表6-1中规定的最小或最大参数值），用于将来的波形验证。

对于初始电路板检查，在先前用短路线确定的最坏情况引脚之间连接一个 500Ω电阻。施加正负4000 V脉冲，并验证波形是否满足表6-1中定义的要求。

6.3.3 波形验证

波形验证应在每次运行测试仪开始时以及更换插座/DUT 板时开展。如果出现波形在1000V 或4000V电平下不符合图6-3和表6-1中定义的要求，则应停止测试，直到波形符合要求。此外，应在每次测试开始之前执行6.3.1中针对自动化系统定义的系统诊断测试。如果测试数据支持增加的间隔，则可以延长波形检查之间的间隔。如果波形不再满足表6-1中的限制，则在上一次合格波形检查后执行的所有 ESD 测试都将被视为无效。

安装所需的 DUT 插座且插座中没有部件后，在 DUT 插座中连接短路线，以便将最坏状态的引脚连接在端子 A 和端子 B 之间，如图6-2所示。将电流探头放在短路线周围。
根据表6-1和图6-3，在1000 V电平下启动至少一个正脉冲。验证所有参数是否满足表6-1和图6-3中指定的限制。
根据表6-1，在1000 V电平处启动至少一个负脉冲。验证所有参数是否满足表6-1和图6-3中指定的限制。
根据表6-1和图6-3，在4000 V电平下启动至少一个正脉冲。验证所有参数是否满足表6-1和图6-3中指定的限制。

根据表6-1，在4000 V电平下启动至少一个负脉冲。验证所有参数是否满足表6-1和图6-3中指定的限制。

6.4 HBM等级分类测试步骤

用于分类测试的器件必须已完成所有正常的工艺制造流程。必须使用实际宣称芯片进行测试，不允许使用代表实际芯片的测试芯片，也不允许根据从设计库或通过软件仿真编译的数据分配阈值电压。

6.4.1 芯片参数和功能测试

在 ESD 测试之前，应使用器件规格书或测试规范要求的条件对所有需进行ESD 测试的器件/芯片进行参数和功能测试。测试器件应在规格书规定的性能参数限制范围内。

6.4.2 测试电压设备

应使用表6-1中所示的电压步进对每个电压电平的3个器件样本进行器件 ESD 故障阈值的表征。可以选择使用更精细的电压阶跃来获得更准确的故障阈值测量值。ESD 测试应从表6-1中的最低步骤开始，但可以从任何级别开始。如果使用某一启动电压电平导致器件发生故障，则应使用低一阶电压电平的新器件重新开始测试。

建议ESD测试从最低电平档位开始，避免出现过多器件损坏。ESD 测试应在室温下进行。

6.4.3 电压应力水平

对于表6-2（见6.4.5所述）中规定的所有引脚组合，被测试的3个器件应分别在一个电压下使用1个正脉冲和1个负脉冲进行应力处理，每个引脚的脉冲之间至少间隔100ms。其中允许使用更长的间隔，如果预计设备容易受到累积效应的影响，则应使用更长的间隔。如果在ESD暴露于指定电压水平后，所有参数都通过了6.5中规定的故障标准，则允许在下一个更高的电压应力水平下使用相同的样品。

6.4.4 引脚组合

表6-2（见6.4.5所述）提供芯片ESD测试所需引脚组合。引脚组合集的实际数量取决于电源引脚组的数量。电源引脚和电源引脚组在6.4.5中定义。不消耗电流的编程引脚应被视为I/O引脚（例如：存储设备上的Vpp引脚）。有源分立器件（FET、晶体管等）应使用所有可能的引脚对组合（一个引脚连接到端子A，另一个引脚连接到端子B）进行测试，无论引脚名称或功能如何。所有未连接到芯片的引脚都应进行验证，并始终保持打开（浮动）。标记为“no connect”且与芯片电气连接的引脚应作为非电源 I/O 引脚进行测试。

作为工程研究的一部分，或者如果ESD脉冲的转换速率受到测试仪继电器电容的影响（参见附录6.7），表6-2中用于电源引脚组合的I/O可以替换为反向引脚组合。当仅替换给定组合的单个极性，且采用反向引脚组合替代方案时，应使用相反的极性。反向引脚组合测试可能需要使用每个非电源I/O引脚作为端子 B连接，电源引脚作为端子A连接来测试电源引脚组。这可能需要额外的测试，因为每个非电源引脚必须被视为一个单独的电源引脚组。如果电源引脚组连接在封装平面上，则端子A上测试的电源引脚数量可能会减少（参见第6.4.5）。因此，只能选择一个电源引脚进行应力处理（端子A）。否则，电源引脚组中的所有引脚必须单独应力到每个单独的I/O引脚。

6.4.5 电源引脚

电源引脚是指为芯片内部电路进行供电的任何引脚。虽然大多数电源引脚都有标签，以便很容易识别为电源引脚（例如：VDD、VDD1、VDD2、VDD_PLL、VCC、VCC1、VCC2、VCC_ANALOG、VSS、VSS1、VSS2、VSS_PLL、VSS_ANALOG 等）。但芯片其他引脚供电源于内部电路设计，需要根据它们在正常电路中的功能进行工程判断（例如：Vbias、Vref 等）。通过金属直接连接的电源引脚（封装内部）形成一个电源引脚组。

电源引脚连接在芯片上

在芯片级别通过金属连接的电源引脚组可以等效在一起，并被视为端子B 连接的单个节点，但必须被视为端子A的单个引脚，如表6-2所示。

表6-2 集成电路引脚组合集

在封装时连接的电源引脚

对于通过公共封装平面（芯片内部封装结构）连接在一起的Power Pin Group，允许选择一个或多个（任意）引脚来表示应力组（端子A），而其他引脚不需要施加压力。在该电源引脚组保持接地（端子B）的测试中，允许将组中的所有引脚连接在一起并连接到端子B，或者仅将先前选择的引脚连接到端子B，而组中的所有其他引脚保持悬空。

6.4.6 从I/O到I/O对应pin

如果器件具有连接在芯片上的非电源引脚并连接到多个单独的引脚，则这些引脚应根据组合集N+1单独施加应力，其余这些连接的引脚保持浮动。

表6-2中的引脚组合集N+1指定对每个非电源引脚单独施加应力，所有其他剩余的非电源引脚连接在一起并连接到端子B（除在应力下与金属连接的非电源引脚，它们将保持打开状态）。作为此方法的替代方法，允许将要连接到端子 B的pins划分为两个或多个子集，以便测试pins中的每一个都至少是一个子集的成员。连接到端子A的pin将分别对每个子集进行应力处理。

6.4.7 备选样本组

如果不同的样品组在每个应力水平上都进行了ESD测试，则针对所有样品进行功能、性能指标参数测试，验证ESD测试后样品是否符合宣称规格。

6.5 失效标准

如果器件进过ESD脉冲测试后，不满足器件宣称规格参数、功能性能指标要求，则被定义为故障失效。如果需要对多个温度进行测试，则首先在最低温度下进行测试。

6.6 HBM分类标准

使用的所有器件必须满足6.4的测试要求，直至达到特定电压水平，才能将零件归类为符合特定ESD分类，详细如图6-6所示。

图6-6 ESD等级要求

6.7 附录资料

添加可替代引脚组合，其测试流程如下：

HBM测试将按照表6-2进行，选定的引脚组合将替换为替代引脚组合。
对可替代引脚组合执行如如：一个测试组中的每个supply引脚到单独I/O引脚；如果supply引脚连接到封装表面，则可以选择电源引脚组中的单个引脚来表示整个电源引脚组，组内的其他引脚不需要施加压力。

例如：具有以下引脚信息的芯片：

Vdd1：8个引脚（仅在芯片上短路）；
Vdd2：8个引脚（仅在芯片上短路）；
Vdd3：24个引脚（封装内短路）；
Gnd1：8个引脚（仅在芯片上短路）；
Gnd2：8个引脚（仅在芯片上短路）；
Gnd3：24个引脚（封装短路）；
I /O：128个引脚；

如果发现之前Vdd2电源引脚域异常，则次引脚组合集将替换为替代引脚组。

7. JESD22-C101 ESD-CDM

7.1 JESD22-C101使用范围

目前，针对CDM测试的主要标准包括ANSI/ESDA/JEDEC JS-002-2022、JESD22-C101、AEC-Q101-005-REV-A-2019和AEC-Q100-011 Rev-D:2019。JESD22-C101标准主要建立带电器件模型（CDM）静电放电（ESD）极限能力阀值的测试方法。所有封装的半导体元件、薄膜电路、表面声波（SAW）元件、光电元件、混合集成电路（HIC）和包含这些元件的多芯片模块（MCM）均应根据本标准进行评估。本标准中描述的测试方法也可用于评估作为晶圆或裸芯片运输的组件。若要执行测试，必须将组件组装成类似于最终应用中预期的封装，并做好对应测试。

7.2 CDM带电模型介绍

带电模型模型（Charged-Device Model - CDM）是第三种重要的元器件静电放电耐受阈值的测试方法。CDM 模型与之前讨论的HBM、 MM模型完全不同。HBM和MM模型是模拟人体(Human Body)或机器设备（Machine）带电后对元器件放电，而 CDM模型则是模拟元器件本身带电后对地放电。随着芯片制造、封测、装联的自动化程度提高，人体接触器件的机会相对减少，带电器件ESD放电事件越来越成为微电子器件失效的主要原因之一。

半导体器件在装配、试验、测试、运输及存贮过程中由于IC管壳（封装）与其它绝缘材料（如包装用的塑料袋、塑料管）相互磨擦，就会使芯片管壳带电。器件本身作为电容器的一个极板而存贮电荷。下图示意了从塑料包装管中滑落的芯片因摩擦带上了正电荷静电，当引脚接触到接地的金属设备或被接地的人体用金属镊子触碰引脚的瞬间，形成导电通道，放电电流流经IC内部，导致芯片损伤。此种模型的放电时间较HBM模型或MM模型更短，仅约几纳秒（ns）之内。

图7-1 器件带电及放电过程示意图

CDM模型就是基于已带电的器件通过引脚与地接触时，发生对地放电引起器件失效而建立的。带电器件的电容值与器件的封装结构、引脚排列形式及器件放置时的方位等因数有关，一般仅为几到几十皮法（pF）。元器件管芯（component）的CDM灵敏度非常依赖于封装。对于完全相同的IC晶片（chip），采用小型封装（SOP）可能比双列直排（DIL）封装中的IC更容易受到CDM损坏。采用薄型小型封装（TSOP）或引脚阵列（PGA）封装的IC通常具有最低的CDM耐压能力。CDM ESD波形的上升时间极短(ps-皮秒级），峰值电流很大 (5~20A/500V），维持时间极短(0.5~1ns)，一般保护电路甚至来不及起作用。

图7-2 HBM、MM、CDM放电波形比较

2KV HBM、 200V MM、与1KV CDM的放电电流比较（如上图2），其中1KV CDM的放电电流在不到1ns的时间内，便已冲到约15安培的尖峰值，其放电的总时段约在10ns内便结束了。此种放电方式更易造成集成电路的损伤。

CDM放电特点：

自发性。CDM放电是器件在外界因素干扰下内部积累电荷后自发产生的。芯片的结构和电容决定了存储的电荷量和放电持续时间。
由内到外。CDM是器件内部电荷向外部放电的过程。
外部电场作用。外部电场是CDM放电的主要诱因之一。芯片在外部电场作用下，内部电荷重新分布，形成自发极化电场。当芯片与接地金属接触时，形成自发的CDM放电。

7.3 参考文档

JESD625，处理静电放电敏感（ESDS）设备的要求。

7.4 术语和定义

带电器件模型（CDM）：用于表征当器件通过某些摩擦电（摩擦）或静电感应过程获取电荷，然后突然接触接地物体或表面时发生ESD事件的一种特定的电路特征。

静电放电（ESD）：电荷处于不同静电电势的物体之间的突然转移。注意术语“放电”、“脉冲”、“ESD 事件”和“CDM 应力”在简述中等效。

场感应充电（Field-induced charging）：使用静电感应的一种电荷产生方法。

7.5 CDM模型对应电路原理图

CDM测试电路如下图7-3所示，其中可拆卸放电头用于启动放电，该放电头由弹簧探针、径向电阻器、顶部接地平面、半钢性同轴电缆和支撑臂组成。顶部接地平面应为边长63.5mm±6.35mm的方形导电板。放电路径包括一个至少3GHz带宽的1Ω电阻电流探头，用于波形检测。从1Ω电阻器到示波器的电缆也具备至少3GHz的带宽。FR-4电介质的厚度应为0.381±0.038mm。电介质的介电常数规定为1MHz时4.7±5%。

图7-3 场效应CDM模拟电路

测试CDM时应采用场感应法提高元件电位，以便进行后续CDM放电。通过将测试电压施加在图7-3所示场充电电极上以提高元件电位。充电电极的尺寸应大于元件尺寸，产生波形应符合表7-1规定CDM波形特征。介质的面积应等于或大于充电板的面积。

表7-1 CDM波形特征

CDM等效电路模型如图7-4所示。CDM测试仪的电气模型包括三个主要电容：CDUT（DUT和场板之间的电容）、CDG（DUT和接地层之间的电容）、CFG（场板和接地层之间的电容）。这些电容共同决定了CDM放电的特性和波形。

图7-4 CDM等效电路模型

7.6 CDM测量设备

CDM波形测试验证需要如下仪器：

示波器带宽1GHz，标称输入阻抗50Ω，实时采样速率5GMbps。带宽和采样率会影响观察波形情况。只有在使用合适的硬件或软件滤波来产生与上述所述带宽和采样率相当的带宽和采样率的情况下，才允许使用具有不同带宽和采样率的示波器。
万用表（欧姆表）能够测量1±0.01Ω电阻，建议使用数字万用表。
分辨率为0.02pF、测量精度为3%、测量频率至少为1MHz的电容计。
使用2pcs 标准测试模块，尺寸如表7-2所示。

表7-2 测量模块尺寸

圆盘应采用黄铜镀镍或镀金/镍制成，并可选择在镍层上镀金。圆盘应按照表7-2规定尺寸进行制造，并在首次使用前进行验证，确保无异常。

注意：在制造圆盘时小心谨慎，避免圆盘出现“毛刺”。如果圆盘边缘出现“毛刺”，则可能会产生电弧，从而影响测量结果。

可以使用异丙醇在超声波槽中清洗 CDM 模拟电路中涉及的标准测试模块约 20 秒，并在适度的气流中干燥，以防止测试操作期间的电荷泄漏。
应将小盘和大盘放置在介电/电荷板上测量其电容，并应符合表7-2中规定的值

7.7 CDM标准模块测量程序

CDM标准模块测量验证流程如下：

使用欧姆表测试所有放电头中电流传感电阻器的电阻是否为1±0.1Ω，并记录该值用于计算峰值电流。
使用电容表检验两款不同尺寸测试圆片放在电介质/电荷板上时的电容（在1MHz）时是否符合表7-2要求。
使用标准模块执行表7-1中4项测试，对于每项测试步骤如下：

1、将标准测试模块的电位升高至表7-1所示电压；

2、对标准测试模块进行正负极性放电至少三次；

3、使用示波器记录波形，并取表7-1中指定参数的平均值。

4、根据需要，对其他芯片pin重复步骤1-3.

5、若波形特性不符合表7-1要求，则清洁测试模块后重复步骤1-3。

6、若波形仍不能满足表7-1要求，则自前一次验证到出现问题时对应所有验证数据均为无效，并且测试设备需要进行维修。

注意：场诱导CDM技术通过单一电源设置交替放电获得两种放电极性。因此，电源电压可以设置为任意极性。对于两种放电极性，峰值电流应大小相同，极性相反。

7.8 CDM波形特征

如下图7-4所示为CDM测试波形，其内部参数要求见表7-1所示。

图7-4 CDM测试波形

7.9 CDM电压等级

CDM ESD测试推荐电压水平为：100V、200V、500V、1000V、2000V，且不建议进行2000V以上测试。为更准确确定阀值电压，除上述推荐规定外，允许在其他电压水平下进行测试。

7.10 CDM测试步骤

CDM测试详细步骤如下所述：

测试应该在室温下进行，环境湿度不超过60%RH。
测试可以从7.9中列出任何电压水平下开始进行测试。
使用3pcs功能性能指标满足芯片规格要求芯片，测试前做好数据保留。
对每个组件的每个引脚施加三次正极放电和三次负极放电。（场感应 CDM 模拟器的负脉冲自动跟随正脉冲，反之亦然。）两次放电之间应留出足够的时间（>200 毫秒），以使组件达到满测试电压水平。测试期间，可以通过观察连接到电流监控电阻的示波器来验证放电是否发生，或者使用计算机控制系统中的软件验证示波器触发器。
对三个组件分别施加 CDM 应力，测试完后检测其功能性能指标。
使用7.11所述故障标准测试每个组件。
通过测试的组件可在其他电压等级上重复使用。未通过测试的组件不得在其他电压等级的测试中使用。每个电压等级允许使用全新组件。也就是说，无需进行分步应力测试。
如果三个样品均在该电压等级下通过测试，则该组件通过该电压等级测试。如果一个或多个样品在该电压等级下不合格，则该组件代码在该电压等级下不合格。
CDM 耐压阈值是指规定数量的测试芯片均（一般指3pcs样品，具体标准可以参考JESD47）通过的最高测试等级。如果组件未通过任何测试等级，则其阈值为 0 V。此外，在低于耐压阈值的任何测试电压等级下，芯片均不得发生故障。
裸片出货并组装到印刷线路板上芯片的CDM 应力测试和报告：由于设备限制，目前尚未定义裸片的标准化 CDM 应力测试。作为裸片出货的产品应置于封装中，以便进行 CDM 应力测试，具体方法取决于封装测试的限制。CDM报告通过或失败电压时，应明确注明芯片封装类型。如果 CDM 应力测试使用多种封装类型，则应报告所有封装类型数据或最坏情况数据。

7.11 CDM故障标准

如果芯片进过CDM测试后，不满足其规格要求，则该芯片被定义为故障。一般简易方式可以通过测试芯片PIN的I-V曲线，验证I-V曲线是否发生漏电或短路或开路等异常现象，以快速验证其是否发生故障。

注1：建议在ESD测试后96hrs内进行电气性能测试。参数测试和功能测试应在室温下进行，如果适用，也可以在高温下进行。

注2：如果故障分析结果与CDM-ESD无关，则可忽略给定电压等级下的故障。如果故障分析不确定，则应抽取第二组芯片进行加严测试（共6pcs），并在相同电压等级下进行应力测试。如果6pcs芯片中未观察到与CDM相关故障，则认为该器件在该等级下已通过测试，并可在下一个电压等级下进行测试。

7.12 CDM分类

所有芯片必须满足JESD22-C101测试要求，达到特定的电压水平，才能将该芯片CDM等级进行分类，其分类标准如下表7-3所示。

CDM等级	电压范围
Class I	CDM<200V
Class II	200V£ CDM<500V
Class III	500V£ CDM<1000V
Class IV	CDM>1000V

表7-3 CDM等级划分

7.13 CDM测试补充信息

关于CDM测试过程或芯片运输准一事项如下所述：

用于CDM 测试的芯片不得用于进行其他测试或进行过其他测试。
所有操作员在处理元器件时均应佩戴接地手环或具备HBM静电防护。处理测试芯片时应格外小心，并遵循 JESD625 中概述的 ESD 防护程序。
测试仪运行时，芯片不应放置在放电头 610 毫米（24 英寸）范围内，以避免辐射瞬态信号造成潜在损害。
芯片运输时应采用合适的防静电包装。如果 CDM 耐压阈值小于或等于 200 V，则不应使用运输管或卷带包装。

8. JESD22-A115 ESD-MM

8.1 MACHINE MODEL（MM）模型介绍

芯片ESD测试除HBM、CDM模型外，还包含机器模型（MACHINE MODEL，简称MM）。在半导体器件的制造、测试和电路板焊接组装的过程中，除了人体静电对器件可能造成潜在伤害，另一种重要的静电来源则是由于机器设备本身接地不良，在运行过程中产生静电积累。当机器或机械手臂碰触到IC时，静电经由IC的引脚（pin）放电。由于机器通常是金属材料，其等效电阻为0欧，其等效电容为200pF，故比较人体其放电的过程更短，在几纳秒到几十纳秒之内会有数安培的瞬间静电放电电流产生。

机器模型（MM) 2KV 和人体模型（HBM）200V放电脉冲波形比较如图8-1所示。虽然HBM的电压2KV比MM的电压200V高，但是200V MM的放电电流却比2KV HBV的放电电流大很多。放电电流波形有上下振荡(Ring)的情形，这是因为测试机台导线的杂散等效电感与电容互相耦合而引起的。因此机器模型的放电对IC的破坏力更大。

图8-1 HBM与MM脉冲对比

为了表征机器带静电并接触器件放电的电路特性，以及半导体器件的ESD敏感度，相关标准组织/机构制定了机器模型（Machine Model-MM）以规范MM模式下的ESD测试模型和等级标准，其标准主要包括JESD22-A115、ANSI/ESD-STM5.2、AEC-Q100-003（标准经过多版修改，但基本原理保持一致）。本次主要介绍JESD22-A115标准。

8.2 JESD22-A115使用范围

JESD22-A115标准建立了静电放电 (ESD)-机器模型 (MM)模型测试微电路的标准程序。其目标是提供可靠、可重复的ESD-MM测试结果。目前，支持该模型模拟机械放电或建立制造处理规范的数据有限。但该模型可用于在较低电压下产生类似人体模型 (HBM) 的 ESD 效应，并可用于确定故障模式。该方法产生的结果与 HBM 密切相关，并能产生类似的故障模式。

8.3 MM测试所需设备

MM模型测试所需仪器设备主要包括模拟器、示波器、电流探头，其介绍如下所述：

模拟器。

一个 ESD 脉冲模拟器和一个与图8-2电路等效的被测设备 (DUT) 插座。模拟器必须能够提供具有图8-3和图8-4所要求特性的脉冲（图片详细见评估电荷内容所述）。

示波器。示波器和放大器组合应具有350 MHz的最小带宽和 4 cm/ns 的最小读取速度。
电流探头。电流探头的最小脉冲电流带宽应为350 MHz。建议使用带宽为 1 GHz、额定电流为12安培（最大脉冲电流）的电流探头（变压器和电缆标称长度为1米）。
评估电荷。建议使用18-24AWG（American Wire Gauge，美国电线标准）镀锡铜线进行短波形验证测试。导线长度应尽可能短，以便穿过电流探头时跨越插座中最远两个引脚之间的距离。18 AWG导线的末端可以研磨到需要间隙的位置，以便与细间距插座引脚接触。其详细操作内容如下所述：

1）初始系统检查和定期系统重新校准应使用500Ω±-1%、1000V、低电感电阻器。等效机器电阻为0欧，C1 为等效机器电容（200pF、±10%）。DUT（Device Under Test）为被测器件，放置在插座（socket）中。图中S1为充电和放电切换开关，S2用于释放DUT残留电荷，R2（500ohm负载）仅用于初始检测确认此模拟装置是否符合标准要求以及后续进行周期性的系统校调。

图8-2 典型ESD-MM模型等效电路

注：任何模拟器的性能都会受到其寄生电容和电感影响。在测试仪设计中必须采取预防措施，以避免再充电瞬变和多次脉冲。仅当波形进过验证满足表8-1（详细见8.4所述）中规格时，才允许堆叠DUT插座适配器。不允许将端子A和B反转以实现双极性。脉冲传输周期结束后10至100ms内应关闭S2，以确保DUT插座不会处于带电状态。

图8-3 400V放电短路脉冲电流波形

图8-4 400V放电加500Ω电阻电流波形

8.4 MM鉴定、校准与波形验证

8.4.1 设备要求

设备校准必须在初始验收测试期间进行。每次进行可能影响波形的设备维修时或者至少每12个月也要重新校准一次。测试仪必须满足表8-1和图8-3的要求，在短路条件下测试所有的电压等级，并使用 500 欧姆电阻下测试 400V电压等级下的波形（见图 8-4）。校准时的波形测量应在带正向机械锁紧插座（socket）的具有最多引脚数的板上针对最坏情况（worst-case）引脚来进行。（在初始设备验收时，应按照表1中的某一个电压等级加载至少5个连续的正向波形和至少5个连续的负向波形来验证整个装置的可重复性。）高压继电器和相关高压电路应由计算机控制系统的用户按照设备制造商的说明（系统诊断）进行测试。此测试将检查是否有任何开路或短路继电器。

表8-1 MM测试波形规格

8.4.2 芯片最薄弱pin对应MM确定

在测试时应识别并记录每个插座和待测器件 (DUT) 板的最坏情况引脚组合。建议制造商随每块待测器件 (DUT) 板提供最坏情况引脚数据。应指定波形最接近限值的引脚组合（见表8-1），用于波形验证。最坏状态引脚组合应按照如下所述步骤进行识别：

对于每个测试插座，确定从脉冲发生电路到测试插座接线路径最短的插座引脚。将此引脚连接到 B 端子（在最坏情况引脚搜索过程中，它将始终作为参考引脚），并将剩余的引脚之一连接到 A 端子。在这些引脚之间连接一条短接导线，并将电流探头绕过短接导线，尽可能靠近 B 端子。
施加一个正400V脉冲和一个负400V脉冲，并验证波形是否满足表8-1中对正脉冲和负脉冲定义的要求。
重复上述步骤，直到所有插座引脚均已评估。
确定最坏情况引脚对（在限制范围内且最接近表8-1中规定的最小或最大参数值）。
在初始电路板检查确定最坏情况引脚对时，用短接线标记的最差情况引脚之间连接一个 500 欧姆电阻。施加正负 400 伏脉冲，验证波形是否符合表8-1中的要求。

注：如果测试插座/测试板已经针对HBM上的最坏情况引脚进行了特性测试，则该引脚组合可用于MM波形验证。

8.4.3 波形验证

波形验证应在测试仪每次运行开始以及更换插座/DUT板时进行。如果出现波形在400V电压水平下不符合图8-2和表8-1中定义的要求，则应停止测试，直到波形符合要求为止。此外，在每次测试开始之前，应按照8.4.1中对自动化系统的定义进行系统诊断测试。如果测试数据支持延长间隔时间，波形检查的间隔时间可以延长。如果波形不再符合表8-1中的限值，则在上一次波形检查合格后开展的所有ESD测试都将被视为无效。

波形验证步骤如下所述：

安装所需的DUT插座，且插座中没有零件，将短接线连接到DUT插座中，使得最坏情况的引脚连接在端子A和端子B之间，如图8-3所示。将电流探头放在短接线上。
按照表8-1和图8-3启动400V级别的正脉冲。验证所有参数是否符合表8-1和图8-2中指定的限值。
按照表8-1启动400V级别的负脉冲。验证所有参数是否符合表8-1和图8-2 中规定的限值。

8.5 MM特性测试

器件的ESD等级测试必须在已经完成所有制程和规格功能参数测试后的真实芯片上进行。在进行ESD测试之前，应对所有待进行ESD测试的样本器件完成室温下、或如果适用的更高温度条件下的直流参数和功能测试。被测试样本应满足器件手册的参数要求。

通常按照表8-1中所示的电压步长(Voltage Step)在每个电压等级（Voltage Level）上用3个器件样本进行器件ESD失效阈值的表征。可以选择使用更精细的电压步长来获得更精确的失效阈值测量。ESD测试应从表8-1中的最低步长开始。ESD测试应在室温条件下进行。

对于表8-2中指定的所有引脚组合，3个器件的每个样本都应以某一个电压等级（Voltage Level）在每个引脚上施加1个正向脉冲和1个负向脉冲应力，脉冲之间至少间隔 0.5秒。对于表8-2中指定的每一种引脚组合，使用3个器件中的一个单独样本是允许的。

当这3个样本全部都通过了该等级ESD测试后，仍然可以继续使用它们，施加下一个更高等级的脉冲电压，直到有器件发生失效，其失效标准见8.6所述。

表8-2 集成电路引脚组合

引脚组合：表8-2列出了要使用的引脚组合。实际引脚组合数量取决于电源引脚组的数量。例如，通过金属（封装内）直接连接的指定电源引脚（VCC1、VCC2、VSS1、VSS2、GND等）可以连接在一起，并作为B端子连接的单个引脚处理。否则，每个电源引脚必须作为单独的电源引脚处理。不消耗电流的编程引脚应视为 I/O 引脚（例如：存储设备上的Vpp引脚）。有源分立器件（场效应晶体管 (FET)、晶体管等）应使用所有可能的引脚对组合（一个引脚连接到A端子，另一个引脚连接到B端子）进行测试，无论引脚名称或功能如何。所有配置为“无连接”的引脚都应验证为“无连接”，并始终保持悬空（浮空）。标记为“无连接”但实际上已连接的引脚应作为非电源引脚进行测试。