目录

一、 SRC仿真介绍

1.1 SRC仿真能做什么

1.2 SRC仿真有何用

二、进入SRC

三、按Workflow进行仿真设置

3.1 Set up Simulation Options

3.2 Cut by Net Groups (for Level-3)

3.3 Save File with Error Check

3.4 Start Simulation

四、结果查看

---

操作系统：Windows 10

软件：Cadence  SPB 17.4，Cadence Sigrity 2021

一、 SRC仿真介绍

1.1 SRC仿真能做什么

SRC - SI Metrics Check，是做串扰分析，分析近端串扰（NEXT）和远端串扰（FEXT）的大小，进而评估信号质量能不能接受。

它不需要IBIS模型支持。

1.2 SRC仿真有何用

主要是用于发现串扰问题大的PCB走线，进而改进PCB设计。减少走线串扰的方法有如下几种：

1. 增大相邻走线间距，相邻走线的中心间距 ≥ 3倍线宽（3W原则），这是最有效的方法。在BGA出线区等密集区域，至少保证2W间距。
2. 缩短并行长度，两条线并行走的距离越长，容性/感性耦合累积越严重。
3. 添加地线隔离，在布线空间允许的条件下，在串扰较严重的两条信号线之问插入一条地线，并打满地过孔（每隔1/10波长一个）。
4. 避免相邻层平行走线，如果两层都有信号，让它们正交走线（一层水平、一层垂直）。
5. 信号与参考平面紧耦合，高速信号层应相邻于完整地平面（介质厚度 ≤ 2倍线宽），使信号路径与地平面紧密的耦合，减少对相邻信号线的干扰。
6. 阻抗匹配，发射端串联电阻匹配或接收端并联电阻匹配，减少振铃耦合到邻线。

二、进入SRC

在进行仿真之前，需要将铜皮更新到最新状态，走线无短路现象。

进入SRC仿真组件有2个方法。

方法1：从PCB Editor中的“Analyze”进入。进入“SPEEDEM Generator”后，在左边“Workflow”下面选择“SRC - SI Metrics Check”。

方法2：从Sigrity的Generator进入

启动Generator后，打开要仿真的PCB文件，之后更改仿真模式为SRC - SI Metrics Check。

三、按Workflow进行仿真设置

Check Stackup

Prepare Nets

Set up Net Groups

这三个步骤可参考“Cadence Sigrity ERC仿真”中的3.1~3.3章节。

3.1 Set up Simulation Options

①Net/Rx/Pulse Options

设置需要仿真的Group。默认是全部勾选，不需要仿真则可以取消勾选。

②Simulation Level

先选择仿真等级，在设置仿真参数。一般选择非理想PDN的Level-3，仿真参数选择默认。

Sigrity SRC提供了4级仿真精度选项：

• Level-1：分析单端线或差分对的延迟、损耗和反射，速度最快。
• Level-2：在Level-1基础上，加入Trace和过孔的串扰效应分析。
• Level-3：进一步考虑非理想电源平面（PDN） 以及返回路径的影响，以及同步开关噪声（SSO）。
• Level-3：使用来自PowerSI仿真结果的S参数模型。
• Level-4：精度最高，使用3D电磁场求解器对关键区域进行建模，速度最慢。

另外，只有选择了S参数模型的Level-3，才会在右边的Workflow工作台中使能“PowerSI Setup”。只有选择了Level-4，才会在右边的Workflow工作台中使能“3D-EM Setup”。选择另外3个Level，PowerSI Setup”和“3D-EM Setup”是灰色不可选。

③Discrete Models

离散模型，有则设置，没有则不用管。

④Tx/Rx Models

设置发送端和接收端的模型参数。主要包括周期、高低电平、上升沿、下降沿、高电平时间。一般选择默认值。

3.2 Cut by Net Groups (for Level-3)

勾选后会把Net切割成一小段一小段进行仿真，且这个过程不可逆。一般这个步骤都忽略不进行设置。

3.3 Save File with Error Check

保存文件并进行错误检查。如果有error和warning会在output的对话框内提示。

3.4 Start Simulation

点击“Start Simulation”开始仿真。仿真的时间会比较长，这里LPDDR4所有信号线的仿真花了大概1个钟。

四、结果查看

仿真结束后，主要查看近端串扰（NEXT）和远端串扰（FEXT）的曲线。TX引脚处的串扰称为NEXT，RX引脚处的串扰称为FEXT。

可以设置标记，方便查看哪些曲线是超过了阈值。

进一步地看串扰值较大的曲线，对比PCB中的走线，发现下图串扰值比较大的2根线的确是更容易收到其它线的干扰。