编号：761​

类型：低功耗设计，物理设计

领域：多电压域设计

数学领域：图论，约束满足

数学分析：在多电压域设计中，信号在不同电压域之间传输时需要电平转换器（Level Shifter, LS）来保证信号电平正确。电平转换器插入问题：给定电压域划分和网表，在电压域边界处的信号线上自动插入电平转换器，并满足电气规则和时序约束。可以建模为图上的节点分类和边插入问题。

数学方程式名称及方程表达：

电平转换器插入的图模型：将设计表示为有向图 G=(V,E)，其中 V 是单元（包括组合逻辑、寄存器等），E 是信号连接。每个节点 v 有一个电压域属性 domain(v) ∈ {VDD1, VDD2, ...}。对于每条边 (u,v) ∈ E，如果 domain(u) ≠ domain(v)，则需要在边 (u,v) 上插入一个电平转换器。电平转换器可以放在驱动端（source insertion）或接收端（sink insertion）。目标是最小化插入的电平转换器数量，同时满足时序和面积约束。

数学方程式的参数列表与逐步推理过程：

• 参数：

  G=(V,E)：电路网表的有向图表示。

  domain(v)：节点 v 所属的电压域。

  LS：电平转换器单元，有其自身的延迟和面积。

• 推理过程：

  1. 问题识别：遍历所有边 (u,v)，检查 domain(u) 和 domain(v) 是否相同。如果不同，则该边需要电平转换。

  2. 插入策略：

     a. 驱动端插入：在单元 u 的输出端插入 LS。优点是可以驱动多个接收端，但可能增加 u 的负载。

     b. 接收端插入：在单元 v 的输入端插入 LS。优点是每个接收端独立，但可能插入多个 LS。通常选择驱动端插入以减少数量。

  3. 约束满足：插入 LS 会引入额外延迟，需要检查时序是否仍然满足。如果插入后时序违例，可能需要调整电压域划分或优化逻辑。

  4. 优化建模：可以将问题形式化为：对于每个需要转换的边，决定是否在驱动端插入一个 LS 来覆盖该边，或者为每个接收端单独插入。目标函数是最小化 LS 总数，约束条件包括每个 LS 的驱动能力（扇出限制）和时序约束。这可以建模为一个集合覆盖问题或整数线性规划问题。

  5. 算法：常用贪心算法：对于每个电压域交叉的边，优先尝试在驱动端插入 LS，如果驱动端 LS 可以覆盖多个接收端且满足时序，则采用；否则，在接收端插入。

  6. 物理实现：插入 LS 后，需要在布局布线阶段将其放置在电压域边界附近，并连接电源线。

     软件依赖：低功耗设计工具 (如 Cadence Low Power Solution, Synopsys UPF)；物理实现工具。

     硬件依赖：电压域定义文件（如UPF）；电平转换器单元库；时序约束。

     应用场景：多电压域设计，动态电压频率调整（DVFS），确保信号在不同电压域间正确传输。

     时间复杂度：遍历所有边 O(|E|)，贪心算法近似为 O(|E| log |E|)。

     空间复杂度：存储图结构和电压域信息 O(|V|+|E|)。

---

编号：762​

类型：电源完整性，物理设计

领域：电源网络分析与 IR Drop 计算

数学领域：电路理论，线性方程组，图论

数学分析：电源网络由电源网格（Power Grid）组成，为所有标准单元供电。IR Drop 是指由于电源网格电阻和电流消耗导致的电压降。分析 IR Drop 需要建立电源网格的电阻网络模型，求解各节点电压。通常将电源网格建模为节点和电阻边，电流源代表单元电流消耗，然后求解线性方程组。

数学方程式名称及方程表达：

电源网络的节点电压方程：将电源网格建模为图 G=(V,E)，其中 V 是节点（电源/地线交点），E 是电阻边。每个节点 i 有电压 V_i。对于每个节点 i，根据基尔霍夫电流定律（KCL）：

Σ{j∈adj(i)} (V_j - V_i) / R{ij} + I_i = 0，

其中 adj(i) 是节点 i 的相邻节点，R_{ij} 是边 (i,j) 的电阻，I_i 是注入节点 i 的电流（正为流出，负为流入）。对于电源 pad 节点，电压固定为 VDD 或 GND。

将所有节点的 KCL 方程联立，得到线性方程组：G V = I，其中 G 是电导矩阵，V 是节点电压向量，I 是电流源向量。

求解该方程组得到各节点电压 V_i。IR Drop 为 VDD - V_i。

数学方程式的参数列表与逐步推理过程：

• 参数：

  V_i：节点 i 的电压。

  R_{ij}：节点 i 和 j 之间的电阻。

  I_i：注入节点 i 的电流（单元电流消耗，从电源网络流出为正）。

  VDD：电源电压。

  G：电导矩阵，G_ii = Σ{j} 1/R{ij}，G_ij = -1/R_{ij} (i≠j)。

• 推理过程：

  1. 建模：提取电源网格的几何形状，将其离散化为电阻网络。每个线段建模为一个电阻，其值 R = ρ * L / A，其中 ρ 为电阻率，L 为长度，A 为横截面积。

  2. 电流源：每个标准单元从最近的电源网格节点汲取电流。电流值 I_i 可以通过单元的平均电流或基于开关活动的动态电流模型得到。通常使用静态电流分析（基于平均功耗）或动态电流分析（基于向量）。

  3. 边界条件：电源 pad 是电压源，其节点电压固定为 VDD 或 GND。

  4. 方程组建模：对每个非固定电压节点列出 KCL 方程。这形成一个大型稀疏线性方程组。

  5. 求解：由于矩阵 G 是大规模稀疏对称正定矩阵，常用共轭梯度法（Conjugate Gradient）或直接法（如 Cholesky 分解）求解。

  6. IR Drop 计算：得到节点电压 V_i 后，IR Drop = VDD - V_i。需要检查所有节点的 IR Drop 是否在允许范围内（例如不超过 VDD 的 5%）。

  7. 优化：如果 IR Drop 超标，需要增加电源网格的宽度（减小电阻）或增加电源 pad 数量。

     软件依赖：电源完整性分析工具 (如 RedHawk, Voltus)；线性方程组求解器。

     硬件依赖：电源网格几何信息（金属层、宽度、间距）；单元电流消耗模型；电源 pad 位置。

     应用场景：电源网络设计验证，确保芯片各处电压稳定，防止因 IR Drop 导致的时序失效或功能错误。

     时间复杂度：求解线性方程组：使用迭代法（如共轭梯度），复杂度约为 O(N√κ)，N 为节点数，κ 为条件数。直接法复杂度 O(N³)，但适用于中小规模或作为预处理器。

     空间复杂度：存储电导矩阵 G（稀疏格式）O(N+E)；存储电压和电流向量 O(N)。

---

编号：763​

类型：物理设计，热管理

领域：热分析与温度梯度计算

数学领域：热传导，有限元分析，偏微分方程

数学分析：芯片功耗导致发热，温度分布不均匀会影响性能和可靠性。热分析求解热传导方程，得到芯片上的温度分布。稳态热传导方程：∇·(k∇T) + Q = 0，其中 k 是热导率，T 是温度，Q 是热源（功耗密度）。边界条件：芯片顶部对流散热，底部固定温度（封装）。通常使用有限元法（FEM）或有限差分法（FDM）离散化求解。

数学方程式名称及方程表达：

稳态热传导方程：∇·(k∇T) + Q = 0，在芯片域 Ω 内。

其中 ∇ 是梯度算子，k 是热导率（可能是各向异性），T(x,y,z) 是温度场，Q(x,y,z) 是热源密度（单位体积功耗）。

边界条件：

1. 芯片顶部（与空气接触）：-k ∂T/∂n = h (T - T_ambient)，其中 h 是对流换热系数，T_ambient 是环境温度。

2. 芯片底部（与封装接触）：T = T_sink（假设封装散热片温度恒定）。

3. 侧面：绝热边界，∂T/∂n = 0。

   离散化（有限差分法）：将芯片区域划分为三维网格。对于内部网格点 (i,j,k)，离散方程为：

   k (T{i+1,j,k} - 2T{i,j,k} + T{i-1,j,k})/Δx² + k (T{i,j+1,k} - 2T{i,j,k} + T{i,j-1,k})/Δy² + k (T{i,j,k+1} - 2T{i,j,k} + T{i,j,k-1})/Δz² + Q{i,j,k} = 0。

   边界条件相应离散。形成线性方程组 A T = b，求解得到温度场 T。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     T(x,y,z)：温度场。

     k：热导率（W/(m·K)）。

     Q：热源密度（W/m³）。

     h：对流换热系数（W/(m²·K)）。

     T_ambient：环境温度。

     T_sink：封装散热片温度。

     Δx, Δy, Δz：网格间距。

   • 推理过程：

     1. 物理方程：热传导方程基于能量守恒。∇·(k∇T) 表示热扩散项，Q 是热源项。稳态下，热扩散与热源平衡。

     2. 边界条件物理意义：顶部对流边界表示芯片向空气散热，散热速率与温差成正比。底部固定温度假设封装散热良好，温度恒定。侧面绝热假设芯片侧面热流可忽略。

     3. 离散化：将连续的偏微分方程转化为离散的线性方程组。使用中心差分近似二阶导数。对于每个网格点，方程涉及自身和六个相邻点的温度。

     4. 方程组求解：矩阵 A 是大规模稀疏矩阵。常用迭代法求解，如共轭梯度法（CG）或多重网格法（Multigrid）。

     5. 热源 Q：来自芯片功耗分布。功耗分布可以从功耗分析工具得到，并映射到三维网格上。

     6. 温度相关：热导率 k 和功耗 Q 可能随温度变化，这使得问题非线性，需要迭代求解。

     7. 应用：得到温度分布后，可以计算温度梯度，识别热点。高温会影响晶体管性能（迁移率下降，延迟增加）和可靠性（电迁移）。

        软件依赖：热分析工具 (如 Ansys Icepak, Cadence Celsius)；有限元/有限差分求解器。

        硬件依赖：芯片三维结构（材料、厚度）；功耗分布图；封装热模型。

        应用场景：芯片热设计，识别热点，评估热可靠性，指导布局和封装设计以改善散热。

        时间复杂度：有限差分离散后，求解线性方程组。使用迭代法，复杂度约为 O(N log N) 到 O(N^{4/3})，取决于网格大小和求解器。

        空间复杂度：存储三维温度场和热导率矩阵 O(N)，N 为网格点数。

---

编号：764​

类型：可靠性，物理验证

领域：电迁移（EM）分析

数学领域：材料科学，扩散方程，统计学

数学分析：电迁移是金属导线中电子流导致金属原子迁移的现象，可能形成空洞或小丘，导致断路或短路。电迁移寿命通常用 Black 方程描述：MTTF = A (J^{-n}) exp(E_a / (k T))，其中 MTTF 是平均失效时间，J 是电流密度，n 是常数，E_a 是激活能，k 是玻尔兹曼常数，T 是温度。分析需要计算导线中的电流密度和温度。

数学方程式名称及方程表达：

Black 方程：MTTF = A * (J)^{-n} * exp(E_a / (k_B T))。

其中：MTTF 是平均失效时间（Mean Time To Failure）；A 是与材料、几何相关的常数；J 是电流密度（A/cm²）；n 是电流密度指数，通常约为 2；E_a 是电迁移激活能（eV）；k_B 是玻尔兹曼常数（8.617×10^{-5} eV/K）；T 是导线温度（K）。

电流密度计算：J = I / A_cross，其中 I 是电流，A_cross 是导线横截面积。对于瞬态电流，通常使用平均电流或均方根电流。

数学方程式的参数列表与逐步推理过程：

• 参数：

  MTTF：平均失效时间。

  A：工艺相关常数。

  J：电流密度。

  n：电流密度指数，通常 1~2。

  E_a：激活能，对于铜互连约为 0.7~1.0 eV。

  k_B：玻尔兹曼常数。

  T：绝对温度。

  I：电流。

  A_cross：导线横截面积（宽度 × 厚度）。

• 推理过程：

  1. 物理机制：高电流密度下，电子与金属原子碰撞，将动量传递给原子，导致原子沿电子流方向迁移。原子堆积处形成小丘，原子缺失处形成空洞。

  2. Black 方程：基于实验数据得出的经验公式。表明失效时间与电流密度成幂律反比，与温度成指数反比。温度影响显著，因为高温增加原子扩散速率。

  3. 电流密度计算：需要从电路仿真或静态分析中得到导线中的电流。对于动态信号，电流是随时间变化的。通常使用平均电流密度 J_avg 或均方根电流密度 J_rms 进行评估。

  4. 温度计算：导线温度 T 是环境温度与自热效应导致的温升之和。自热由电流焦耳热引起，需要热分析得到。

  5. 分析流程：

     a. 提取互连网络的电阻和电流信息。

     b. 计算每条线段上的平均或均方根电流密度。

     c. 通过热分析得到导线温度（考虑焦耳热和芯片整体温度分布）。

     d. 将 J 和 T 代入 Black 方程计算每条线的 MTTF。

     e. 根据目标寿命（如 10 年）检查是否满足要求。

  6. 优化：如果电迁移违规，需要加宽导线（降低电流密度）或改进散热（降低温度）。

     软件依赖：电迁移分析工具 (如 RedHawk, Voltus)；电流密度计算工具；热分析工具。

     硬件依赖：互连线几何尺寸（宽度、厚度）；电流波形（平均、RMS）；温度分布；材料参数（A, n, E_a）。

     应用场景：互连线可靠性验证，确保芯片在寿命期内不会因电迁移而失效。

     时间复杂度：电流密度计算：遍历所有互连线线段，O(N)。MTTF 计算：O(1) 每条线段。总复杂度 O(N)。

     空间复杂度：存储互连线电流密度和温度 O(N)。

---

编号：765​

类型：物理验证，可制造性

领域：天线效应检查与修复

数学领域：静电学，电荷积累

数学分析：在制造过程中，连接到晶体管栅极的长金属线会像天线一样收集离子刻蚀等工艺中产生的电荷。如果积累的电荷量超过一定阈值，可能击穿栅氧层，造成损伤。天线比率（Antenna Ratio）定义为金属面积（或周长）与所连接栅氧面积之比。检查规则：天线比率不能超过工艺规定的最大值。

数学方程式名称及方程表达：

天线比率计算：对于一根金属线连接到晶体管栅极的情况，天线比率 AR = A_metal / A_gate，其中 A_metal 是连接到栅极的金属总面积（在同一个制造层），A_gate 是所连接栅极的总面积。有些规则使用金属周长代替面积。

逐层累积天线比率：从最底层金属开始，计算连接到栅极的该层金属面积与栅极面积之比。然后加上上一层通过通孔连接的金属面积，但通常乘以一个衰减因子（因为通孔不是完美的导体）。

规则检查：对于每一层，累积天线比率 AR_cumulative(i) = AR(i) + k * AR_cumulative(i-1)，其中 k 是通孔传导因子（通常 <1）。要求 AR_cumulative(i) ≤ AR_max(i) 对于所有层 i。

数学方程式的参数列表与逐步推理过程：

• 参数：

  A_metal：连接到栅极的金属线面积（在同一制造层）。

  A_gate：所连接栅极的总面积（所有晶体管的栅氧面积之和）。

  AR_max(i)：第 i 层金属允许的最大天线比率。

  k：通孔传导因子（通常 0.6~0.9）。

  AR_cumulative(i)：到第 i 层为止的累积天线比率。

• 推理过程：

  1. 物理原理：在等离子体刻蚀等工艺中，金属线会暴露在带电粒子中，积累电荷。如果金属线直接连接到晶体管栅极（高阻抗），电荷无法泄放，可能产生高电压击穿薄栅氧。

  2. 天线比率：金属面积越大，收集的电荷越多；栅氧面积越大，电容越大，相同电荷下电压越低。因此用面积比作为风险指标。

  3. 逐层累积：在多层布线中，下层金属的电荷可以通过通孔传导到上层金属。但通孔存在电阻，因此上层金属收集的电荷对下层的影响会衰减，用因子 k 表示。

  4. 检查流程：

     a. 提取版图中所有连接到栅极的金属形状。

     b. 对于每个栅极节点，从最底层金属开始，计算每层金属的面积和该层的天线比率 AR(i)。

     c. 计算累积天线比率 AR_cumulative(i) = AR(i) + k * AR_cumulative(i-1)，初始 AR_cumulative(0)=0。

     d. 检查每一层的 AR_cumulative(i) 是否超过工艺规定的 AR_max(i)。

  5. 修复方法：如果违反规则，常用修复方法有：

     a. 插入天线二极管（跳线器）：在金属线中间插入一个二极管到电源或地，为电荷提供泄放路径。

     b. 金属切割和跳线：将长金属线切断，通过上层金属连接，打破天线结构。

     c. 增加栅极面积（如果设计允许）。

     软件依赖：物理验证工具 (如 Calibre, IC Validator)；天线效应检查规则文件。

     硬件依赖：版图几何数据（GDSII）；工艺天线规则（AR_max, k）。

     应用场景：制造前的物理验证，防止天线效应导致的栅氧击穿，提高芯片良率。

     时间复杂度：遍历所有连接到栅极的金属形状，计算面积和比率。复杂度 O(N)，N 为金属形状数量。

     空间复杂度：存储每个栅极节点的金属面积信息 O(N)。

---

编号：766​

类型：物理设计，布线，机器学习

领域：基于机器学习的布线预测

数学领域：机器学习，回归，分类

数学分析：在布局后快速预测布线结果（如布线长度、拥挤度、DRC违例），以指导布局优化。使用布局特征（如单元密度、线网长度、引脚分布）作为输入，训练模型预测布线结果。常用模型：随机森林、梯度提升树、神经网络。

数学方程式名称及方程表达：

机器学习模型通用形式：给定布局特征向量 X = (x1, x2, ..., xm)，预测目标变量 y（如布线长度、拥挤度分数、DRC违例概率）。

监督学习：使用历史数据（布局特征和实际布线结果）训练模型 f，使得预测误差最小：min Σ L(y_i, f(X_i))，其中 L 是损失函数（如均方误差、交叉熵）。

随机森林模型：由多个决策树组成，每个树在训练数据的随机子集和特征子集上训练。预测时，对于回归问题取所有树输出的平均值，对于分类问题取多数投票。

数学方程式的参数列表与逐步推理过程：

• 参数：

  X：特征向量，包含单元密度、线网长度、引脚密度、布线资源供给与需求比等。

  y：目标变量，如预估线长、拥挤度、DRC违例概率。

  f：机器学习模型（如随机森林、神经网络）。

  L：损失函数，如均方误差 L(y, ŷ) = (y - ŷ)²。

  θ：模型参数（如神经网络的权重）。

• 推理过程：

  1. 特征工程：从布局中提取有预测性的特征。例如：

     a. 局部单元密度：某个区域内的单元总面积与区域面积之比。

     b. 线网特征：线网引脚数、边界框半周长、线网密度。

     c. 布线资源：金属层可用轨道数、已占用轨道数。

     d. 几何特征：引脚分布、障碍物密度。

  2. 数据准备：收集历史设计数据，包括布局特征和实际布线结果（如真实线长、拥挤度图、DRC违例位置）。将数据集分为训练集和测试集。

  3. 模型训练：

     a. 对于随机森林，设定树的数量、最大深度等超参数。使用自助采样法（bootstrap）从训练集中采样，构建多棵决策树，每棵树在随机特征子集上分裂。

     b. 训练目标是最小化预测误差。对于回归任务，常用均方误差；对于分类任务，常用交叉熵。

  4. 模型评估：在测试集上评估模型性能，使用指标如 R² 分数（回归）或准确率/召回率（分类）。

  5. 预测应用：对于新布局，提取相同特征，输入训练好的模型，得到预测结果（如预测拥挤区域）。布局工具可根据预测提前优化单元摆放，避免布线问题。

  6. 模型更新：随着新设计完成，可将新数据加入训练集，更新模型以提高预测精度。

     软件依赖：机器学习框架 (如 TensorFlow, PyTorch, scikit-learn)；布局工具；布线工具。

     硬件依赖：历史布局和布线数据库；特征提取计算资源。

     应用场景：布局阶段快速预测布线质量，指导布局优化以减少布线拥挤和DRC违例，缩短设计周期。

     时间复杂度：特征提取 O(N)，N 为布局对象数。模型预测：随机森林 O(T * d)，T 为树数量，d 为树深度。训练复杂度较高，但离线进行。

     空间复杂度：存储特征数据 O(N * m)，m 为特征数。存储模型参数：随机森林 O(T * 2^d)。

编号：767​

类型：物理设计，3D IC

领域：3D集成电路中的硅通孔（TSV）规划

数学领域：几何规划，整数线性规划

数学分析：在3D堆叠芯片中，硅通孔用于连接不同层。TSV规划包括确定TSV的数量、位置和尺寸，以最小化互连长度、面积开销和热效应，同时满足密度和间距约束。可建模为带有几何和电气约束的布局问题。

数学方程式名称及方程表达：

目标函数：最小化总互连长度和TSV面积开销。

Minimize: Σ L_net + α * Σ A_TSV，

其中 L_net 是线网长度（估算），A_TSV 是单个TSV占用的面积，α 是权重因子。

约束条件：

1. 每个需要跨层连接的线网必须分配至少一个TSV。

2. TSV必须放置在允许区域（keep-out zone）内。

3. TSV之间的间距必须大于最小间距 D_min。

4. 每层的TSV密度不得超过最大密度 ρ_max。

5. 热约束：TSV的功率耗散和热阻导致的温升 ΔT 需小于阈值。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     L_net：线网长度，可用曼哈顿距离估算。

     A_TSV：单个TSV的面积（直径相关）。

     α：TSV面积开销的权重因子。

     D_min：TSV间最小间距。

     ρ_max：允许的最大TSV密度（TSV面积/层面积）。

     ΔT_max：允许的最大温升。

   • 推理过程：

     1. 问题建模：将芯片每层划分为网格，TSV只能放置在网格点上。每个需要跨层的线网被视为一个多端网络，需要在不同层的对应位置插入TSV。

     2. 目标函数：总互连长度包括2D平面内线网长度和通过TSV的垂直连接长度。TSV面积开销与其占用的硅面积成正比。α 用于平衡线长和面积。

     3. 约束处理：

        a. 每个线网至少一个TSV：对于线网i，设二进制变量 x{i,p}=1 表示在线网i的位置p放置一个TSV，约束 Σ_p x{i,p} ≥ 1。

        b. 间距约束：对于任何两个TSV位置 p 和 q，如果距离 d(p,q) < D_min，则禁止同时放置。

        c. 密度约束：对于每个局部区域，TSV总面积除以区域面积 ≤ ρ_max。

        d. 热约束：粗略估计 ΔT = P_TSV * R_th，其中 P_TSV 是TSV的功率，R_th 是热阻，要求 ΔT ≤ ΔT_max。

     4. 求解：由于是组合优化问题，常用启发式算法（如模拟退火、遗传算法）或整数线性规划（ILP）求解。

     5. 输出：得到每个TSV的位置、所属线网和尺寸。

        软件依赖：3D IC设计工具（如 Cadence Innovus 3D-IC）；ILP求解器（如 CPLEX, Gurobi）。

        硬件依赖：3D工艺设计规则（TSV尺寸、间距、密度规则）；热模型参数。

        应用场景：3D堆叠芯片的物理设计，优化垂直互连，改善性能、面积和热管理。

        时间复杂度：ILP求解是NP-hard，启发式算法复杂度约为 O(N^2) 到 O(N^3)，N 为可能TSV位置数。

        空间复杂度：存储网格和变量 O(N^2)。

---

编号：768​

类型：时序分析，先进工艺

领域：片上变化（OCV）的时序修正

数学领域：统计学，最坏情况分析

数学分析：片上工艺变异导致芯片上不同位置的单元延迟不同。OCV分析通过在时序计算中引入降额因子（derate）来建模这种变异。建立时间检查：要求数据到达时间 ≤ 时钟捕获时间 - 建立时间，并应用降额因子。保持时间检查类似。

数学方程式名称及方程表达：

建立时间检查（考虑OCV）：

T_data_arrival_max * (1 + derate) ≤ T_clk_capture_min * (1 - derate) - T_setup。

其中 T_data_arrival_max 是数据路径最大延迟，T_clk_capture_min 是捕获时钟路径最小延迟，derate 是降额因子（如 0.1 表示10%变异），T_setup 是建立时间。

保持时间检查（考虑OCV）：

T_data_arrival_min * (1 - derate) ≥ T_clk_capture_max * (1 + derate) + T_hold。

数学方程式的参数列表与逐步推理过程：

• 参数：

  T_data_arrival_max/min：数据到达时间的最大/最小值。

  T_clk_capture_max/min：捕获时钟到达时间的最大/最小值。

  derate：降额因子，表示延迟的变异比例（通常为正，如0.1）。

  T_setup：建立时间。

  T_hold：保持时间。

• 推理过程：

  1. 物理背景：由于工艺变异，同一芯片上相同单元的延迟可能不同。OCV用降额因子模拟最坏情况：数据路径延迟可能变大，时钟路径延迟可能变小（对建立时间检查而言）。

  2. 建立时间检查：最坏情况是数据路径延迟最大，时钟路径延迟最小。因此，数据到达时间乘以 (1+derate)，时钟捕获时间乘以 (1-derate)。

  3. 保持时间检查：最坏情况是数据路径延迟最小，时钟路径延迟最大。因此，数据到达时间乘以 (1-derate)，时钟捕获时间乘以 (1+derate)。

  4. 降额因子设定：通常由晶圆厂提供，或通过统计分析得到。不同路径类型（时钟/数据）和不同电压温度角可能使用不同降额因子。

  5. 高级OCV（AOCV）：降额因子与路径深度和位置相关，不再是固定值。公式变为：延迟 = 标称延迟 * (1 + derate(depth, distance))。

  6. 在时序分析工具中，工具自动计算每条路径的延迟，并应用降额因子进行OCV修正。

     软件依赖：静态时序分析工具（如 PrimeTime）；支持OCV/AOCV模型。

     硬件依赖：工艺变异数据（降额因子表）。

     应用场景：先进工艺节点的时序签核，确保在工艺变异下芯片仍能工作。

     时间复杂度：时序图遍历，每条路径应用降额因子，复杂度 O(P)，P 为路径数。

     空间复杂度：存储降额因子表 O(D*L)，D 为深度分级数，L 为位置分级数。

---

编号：769​

类型：功耗分析，低功耗设计

领域：动态电压频率缩放（DVFS）的功耗效益评估

数学领域：优化理论，动态规划

数学分析：DVFS通过根据工作负载动态调整电压和频率来节省功耗。评估在不同性能要求下最优的电压频率对，以最小化总功耗。功耗模型：P_total = P_dynamic + P_static = α C V^2 f + I_leakage V。频率与电压相关：f ∝ (V - V_th)^β / V。

数学方程式名称及方程表达：

功耗模型：P_total(V, f) = α C V^2 f + I_s V e^{-V_th/(nV_T)}，其中 α 是开关活动因子，C 是负载电容，V 是电压，f 是频率，I_s 是漏电流系数，V_th 是阈值电压，n 是亚阈值斜率因子，V_T 是热电压。

性能约束：f ≥ f_required，其中 f_required 是工作负载要求的频率。

电压-频率关系：f = k (V - V_th)^β / V，其中 k 和 β 是工艺相关常数。

优化问题：在满足 f ≥ f_required 的前提下，选择 V 和 f 以最小化 P_total。

数学方程式的参数列表与逐步推理过程：

• 参数：

  α：开关活动因子（0~1）。

  C：负载电容（F）。

  V：供电电压（V）。

  f：频率（Hz）。

  I_s：漏电流系数（A）。

  V_th：阈值电压（V）。

  n：亚阈值斜率因子（~1.3）。

  V_T：热电压，kT/q（约26mV@300K）。

  k, β：电压-频率关系常数。

  f_required：工作负载要求的最低频率。

• 推理过程：

  1. 动态功耗：P_dynamic = α C V^2 f，与电压平方和频率成正比。

  2. 静态功耗：P_static ≈ I_leakage V，其中 I_leakage ≈ I_s e^{-V_th/(nV_T)}，与电压指数相关。

  3. 电压-频率关系：在强反型区，晶体管的延迟 τ ∝ V / (V - V_th)^β，因此频率 f = 1/τ ∝ (V - V_th)^β / V。

  4. 优化问题：将 f 表示为 V 的函数 f(V)，代入 P_total 得到关于 V 的单变量函数。然后求导 dP_total/dV = 0 找到最优电压 V_opt，但需满足 f(V_opt) ≥ f_required。如果 f(V_opt) < f_required，则选择满足 f(V) = f_required 的最小 V。

  5. 实际应用：DVFS控制器根据性能需求，从预定义的电压-频率对（OPP，Operating Performance Point）中选择最优组合。这些OPP通过上述优化预先计算。

  6. 多核扩展：对于多核系统，可以独立调整每个核的电压频率，优化问题变为资源分配问题，常用凸优化或动态规划求解。

     软件依赖：功耗分析工具（如 PrimePower）；DVFS调度算法。

     硬件依赖：支持DVFS的电源管理单元（PMU）；电压频率调节器。

     应用场景：移动设备、服务器等需要功耗性能平衡的系统，动态调节电压频率以节省能耗。

     时间复杂度：单核优化为 O(1)（查表）；多核优化为 O(N log N) 或更高。

     空间复杂度：存储OPP表 O(M)，M 为预定义的电压-频率对数量。

---

编号：770​

类型：物理设计，可制造性设计（DFM）

领域：光刻仿真与光学邻近校正（OPC）

数学领域：光学，成像理论，优化

数学分析：光刻过程中，由于光的衍射和干涉，掩模版图形在硅片上成像会发生畸变。OPC通过修改掩模图形（如添加辅助特征、调整边缘）来补偿畸变，使成像结果接近目标。光刻成像常用霍普金斯（Hopkins）部分相干成像模型，通过卷积计算光强分布。

数学方程式名称及方程表达：

部分相干成像模型：光强分布 I(x,y) = ∫∫ TCC(f, g; f’, g’) * M(f, g) * M*(f’, g’) * exp[2πi((f-f’)x + (g-g’)y)] df dg df’ dg’。

其中 TCC（Transmission Cross Coefficient）是传输交叉系数，表征照明和投影系统的特性；M(f,g) 是掩模图形的傅里叶变换。

简化计算中常用卷积形式：I(x,y) = |h(x,y) ⊗ m(x,y)|^2，其中 h 是点扩散函数（PSF），m 是掩模透射函数，⊗ 表示卷积。

OPC优化目标：最小化硅片成像图形与目标图形的误差。

Minimize: Σ_{x,y} |I(x,y) - I_target(x,y)|^2，约束为掩模制造规则。

数学方程式的参数列表与逐步推理过程：

• 参数：

  I(x,y)：硅片上的光强分布。

  TCC(f,g; f’,g’)：传输交叉系数，与照明光源形状、数值孔径（NA）、波长等相关。

  M(f,g)：掩模图形的频谱。

  h(x,y)：点扩散函数（PSF），光学系统的脉冲响应。

  m(x,y)：掩模透射函数（0或1表示是否透光）。

  I_target(x,y)：目标光强分布（通常为0或1的二值图像）。

• 推理过程：

  1. 成像模型：光刻机将掩模图形投影到硅片上。由于光源部分相干，成像过程用霍普金斯模型描述。TCC 包含了照明和投影系统的所有信息，可以预先计算。

  2. 光强计算：给定掩模图形 m(x,y)，计算其频谱 M(f,g)。然后通过 TCC 积分得到光强分布 I(x,y)。实际计算中，常将 TCC 分解为多个卷积核（SOCS，Sum of Coherent Systems），即 I = Σ_i |h_i ⊗ m|^2，以加速计算。

  3. OPC 目标：找到修改后的掩模图形 m'(x,y)，使得其成像 I' 尽可能接近目标 I_target。这是一个逆问题，通常通过迭代优化解决。

  4. 优化方法：常用基于模型的OPC（MB-OPC）：从目标图形开始，仿真得到成像图形，计算与目标的误差，然后根据误差梯度调整掩模边缘位置（边缘移动，Edge Placement Error），或添加亚分辨率辅助特征（SRAF）。重复直到误差收敛。

  5. 约束：掩模图形必须满足制造规则，如最小线宽、最小间距等。

     软件依赖：OPC工具（如 Mentor Calibre OPC, Synopsys Proteus）；光刻仿真器。

     硬件依赖：光刻机参数（NA，照明条件，波长）；掩模制造规则。

     应用场景：先进工艺节点（<28nm）的掩模制备，补偿光刻畸变，提高图形保真度。

     时间复杂度：每次迭代需要卷积计算，复杂度 O(N log N) per kernel，N 为像素数。迭代数十次。

     空间复杂度：存储掩模图形和光强分布 O(N)。

---

编号：771​

类型：时序分析，信号完整性

领域：电源噪声对时序的影响（动态IR Drop分析）

数学领域：电路仿真，随机过程

数学分析：动态IR Drop由电路开关活动引起，导致供电电压瞬时降低，从而增加单元延迟。需要联合仿真电源网格和标准单元，得到电压随时间变化，然后计算延迟增量。常用方法：将单元延迟建模为电压的函数，然后进行时域仿真。

数学方程式名称及方程表达：

单元延迟与电压的关系：D(V) = D_nom * (V_nom / V)^γ，其中 D_nom 是标称电压 V_nom 下的延迟，γ 是电压灵敏度系数（通常 ≈1.5-2）。

动态IR Drop 仿真：求解时域下的电源网格方程：G v(t) + C dv(t)/dt = i(t)，其中 G 是电导矩阵，C 是去耦电容矩阵，v(t) 是节点电压向量，i(t) 是时变电流源向量（来自单元开关）。

延迟增量计算：ΔD = ∫ [D(V(t)) - D_nom] dt / T，或者用最坏情况瞬时电压计算。

数学方程式的参数列表与逐步推理过程：

• 参数：

  D(V)：电压为 V 时的单元延迟。

  D_nom：标称电压 V_nom 下的延迟。

  γ：电压灵敏度系数。

  G：电源网格电导矩阵。

  C：电源网格电容矩阵（包括去耦电容）。

  v(t)：节点电压向量（随时间变化）。

  i(t)：电流源向量，表示单元从电源网格汲取的电流波形。

  T：时钟周期。

• 推理过程：

  1. 动态IR Drop 产生：当大量单元同时开关时，瞬间大电流导致电源网格电阻上产生压降，同时由于电感效应可能产生电压振荡。

  2. 电源网格建模：电源网格建模为包含电阻、电感、电容的RLC网络。时域行为由微分方程描述：G v(t) + C dv/dt + L di/dt = i(t)。通常忽略电感，得到 RC 网络方程。

  3. 电流源建模：i(t) 来自单元开关电流，可以用电流源模型，如基于输入翻转率和负载电容的三角波或梯形波近似。

  4. 仿真求解：对时域微分方程进行离散化（如后向欧拉法），在每个时间步求解线性方程组，得到 v(t)。

  5. 延迟计算：对于每个单元，根据其供电电压 v(t) 的变化，计算其实际延迟。如果电压降低，延迟增加。最坏情况延迟发生在电压最低的时刻。

  6. 时序更新：将计算出的延迟增量加到原始延迟上，重新进行时序分析，检查是否违例。

  7. 优化：在布局阶段，可以通过插入去耦电容、优化电源网格、错开单元开关时间等来减少动态IR Drop。

     软件依赖：电源完整性工具（如 RedHawk, Voltus）；晶体管级或门级仿真器。

     硬件依赖：电源网格寄生参数（RLC）；单元电流模型；去耦电容信息。

     应用场景：高性能设计（如CPU、GPU）的时序签核，评估电源噪声对性能的影响。

     时间复杂度：时域仿真需要求解多个时间步，每个时间步求解线性方程组，复杂度 O(T_steps * N^1.5)，N 为电源网格节点数。

     空间复杂度：存储矩阵和向量 O(N)。

---

编号：772​

类型：物理设计，封装协同设计

领域：封装寄生参数提取与模型降阶

数学领域：电磁场，模型降阶，矩阵计算

数学分析：封装互连线（如焊球、导线、引脚）引入寄生电阻、电感、电容（RLC），影响信号完整性和电源完整性。通过电磁场求解器提取频域参数（S参数或Y参数），然后拟合为SPICE兼容的RLC电路或传输线模型。对于大规模网络，使用模型降阶（如矩匹配、PRIMA）生成低阶宏模型。

数学方程式名称及方程表达：

频域传输线方程：dV/dx = -Z I, dI/dx = -Y V，其中 Z = R + jωL, Y = G + jωC 是单位长度阻抗和导纳。

S参数与Y参数转换：Y = Y0 (I - S)(I + S)^{-1}，其中 Y0 是特性导纳矩阵，I 是单位矩阵。

模型降阶（PRIMA算法）：给定状态空间方程：C dx/dt = -G x + B u, y = L^T x，通过投影矩阵 V 降阶为低维系统：C_q dz/dt = -G_q z + B_q u, y = L_q^T z，其中 C_q = V^T C V, G_q = V^T G V, B_q = V^T B, L_q = V^T L。

数学方程式的参数列表与逐步推理过程：

• 参数：

  R, L, C, G：单位长度电阻、电感、电容、电导矩阵。

  ω：角频率。

  S：散射参数矩阵（频域）。

  Y：导纳参数矩阵。

  C, G：状态空间方程的电容和电导矩阵。

  B, L：输入输出矩阵。

  V：投影矩阵（由块Arnoldi过程生成）。

• 推理过程：

  1. 寄生参数提取：使用电磁场求解器（如基于边界元法BEM或有限元法FEM）计算封装互连线的频域S参数。

  2. 模型转换：将S参数转换为Y参数或Z参数，然后通过矢量拟合（Vector Fitting）或直接合成方法得到等效电路模型（如RLC梯形网络或传输线模型）。

  3. 状态空间建模：对于提取的RLC网络，可以写成状态空间形式：C dx/dt = -G x + B u，其中 x 是节点电压和电感电流状态变量，C 包含电容和电感，G 包含电导和电阻，u 是输入，y 是输出。

  4. 模型降阶：原始RLC网络可能规模很大（数千个节点）。PRIMA（Passive Reduced-order Interconnect Macromodeling Algorithm）通过块Arnoldi过程生成投影矩阵 V，将原系统投影到低维子空间，得到一个低阶宏模型（几十个状态），该模型保持无源性、稳定性和矩匹配。

  5. 实现：降阶后的系统可以轻松转换为SPICE子电路，用于系统级仿真，大幅提高仿真速度。

  6. 应用：将降阶模型用于封装与芯片的协同仿真，分析信号完整性（如反射、串扰）和电源完整性。

     软件依赖：电磁场求解器（如 Ansys HFSS, Cadence Clarity）；模型降阶工具；SPICE仿真器。

     硬件依赖：封装几何结构（3D模型）；材料属性。

     应用场景：高速接口（如DDR, SerDes）的封装设计，评估寄生效应，优化信号和电源完整性。

     时间复杂度：电磁提取复杂度 O(N^3) 或更高（取决于方法）；模型降阶 O(n * N^2)，n 为降阶阶数，N 为原系统阶数。

     空间复杂度：存储S参数矩阵 O(p^2 * f)，p 为端口数，f 为频点数。

---

编号：773​

类型：可靠性，老化分析

领域：负偏置温度不稳定性（NBTI）退化建模

数学领域：反应-扩散模型，微分方程

数学分析：NBTI是PMOS晶体管在负栅压和高温下阈值电压逐渐增大的现象，导致电路性能退化。常用反应-扩散模型描述：界面态生成（反应）和氢原子扩散（扩散）过程。退化量 ΔV_th 与应力时间 t 的平方根成正比。

数学方程式名称及方程表达：

反应-扩散模型：dN_it/dt = k_f (N_0 - N_it) - k_r N_it C_H(0)，其中 N_it 是界面态密度，N_0 是初始可反应位置密度，C_H(0) 是界面处氢原子浓度，k_f 和 k_r 是反应速率常数。

氢扩散方程：∂C_H/∂t = D_H ∂²C_H/∂x²，边界条件：在界面 x=0 处，D_H ∂C_H/∂x = dN_it/dt。

退化量：ΔV_th = q N_it / C_ox，其中 q 是电子电荷，C_ox 是氧化层电容。

长期退化近似：ΔV_th ∝ t^n，其中 n 通常在 0.16-0.25 之间（应力阶段）；恢复阶段有恢复效应。

数学方程式的参数列表与逐步推理过程：

• 参数：

  N_it：界面态密度（cm^{-2}）。

  N_0：初始可反应位置密度。

  C_H(x,t)：氢原子浓度（cm^{-3}）。

  D_H：氢扩散系数。

  k_f, k_r：反应速率常数。

  q：电子电荷（1.6e-19 C）。

  C_ox：单位面积氧化层电容（F/cm²）。

  t：应力时间。

  n：时间指数。

• 推理过程：

  1. 物理机制：在负栅压和高温下，Si-H键断裂，产生界面态（带正电）和氢原子。氢原子向氧化层内扩散，导致界面态不可逆增加。当应力移除，部分氢原子扩散回界面，与界面态复合，产生恢复效应。

  2. 反应方程：描述界面态生成与复合。k_f (N_0 - N_it) 是生成速率，与未反应位置密度成正比；k_r N_it C_H(0) 是复合速率，与界面态和界面氢浓度成正比。

  3. 扩散方程：氢原子在氧化层中的扩散遵循菲克第二定律。

  4. 耦合求解：反应方程和扩散方程耦合。在长时间应力下，可得到近似解：N_it ∝ t^{1/2}，因此 ΔV_th ∝ t^{1/2}。实际中指数 n 可能偏离 1/2。

  5. 电路级影响：ΔV_th 增加导致晶体管电流减小，延迟增加。电路延迟退化 ΔD = (∂D/∂V_th) * ΔV_th。

  6. 老化分析：在时序分析中，考虑 NBTI 导致的延迟增量，通常通过降额因子或增加延迟 guardband 来覆盖。

  7. 恢复效应：在交替应力-恢复条件下（如时钟门控），退化量会小于连续应力。需要更复杂的模型（如循环依赖模型）。

     软件依赖：老化分析工具（如 RelXpert, Eldo）；电路仿真器支持老化模型。

     硬件依赖：工艺相关的 NBTI 模型参数（k_f, k_r, D_H, n）。

     应用场景：高可靠性电路（如汽车电子、服务器）的寿命预测，设计时考虑老化 guardband。

     时间复杂度：求解反应-扩散方程需要数值积分，每个晶体管 O(T)，T 为时间步数。

     空间复杂度：存储每个晶体管的界面态和氢浓度分布 O(N)，N 为晶体管数。

---

编号：774​

类型：物理设计，布局优化

领域：基于力导向的布局合法化

数学领域：数值优化，力导向模型

数学分析：布局合法化是将全局布局后可能重叠的标准单元移动到合法位置（无重叠且满足一行对齐）的过程。力导向模型将单元视为带电粒子，它们之间存在排斥力（避免重叠）和弹簧力（连接线网产生吸引力），通过最小化总势能来得到合法位置。

数学方程式名称及方程表达：

力导向模型：将单元视为点电荷，它们之间的排斥势能 U_rep = Σ{i≠j} k_rep / (||x_i - x_j||^2)，其中 k_rep 是排斥常数。线网连接产生弹簧力，势能 U_spring = Σ{nets} Σ_{(p,q)∈net} k_spring * (||x_p - x_q|| - l_0)^2，其中 l_0 是理想距离。

总势能：U_total = U_rep + U_spring。

合法化目标：最小化 U_total，同时满足单元无重叠且位于合法站点（placement sites）上。

数学方程式的参数列表与逐步推理过程：

• 参数：

  x_i：单元 i 的中心坐标。

  k_rep：排斥力常数，控制单元间分离程度。

  k_spring：弹簧常数，控制线网张力。

  l_0：弹簧理想长度，通常与线网半周长成正比。

  nets：所有线网的集合。

  (p,q)：线网中的一对引脚。

• 推理过程：

  1. 初始布局：全局布局给出单元的大致位置，但可能存在重叠。

  2. 力模型：

     a. 排斥力：防止单元重叠。库仑斥力公式，力的大小与距离平方成反比。在实际算法中，为了效率，常使用更简单的斥力模型，如基于重叠面积的斥力。

     b. 弹簧力：模拟线网连接，将相连的单元拉近。理想长度 l_0 可以设为线网 bounding box 半周长的一半。

  3. 优化：通过梯度下降或共轭梯度法最小化总势能 U_total。梯度 ∂U/∂x_i 是作用在单元 i 上的合力。

  4. 合法化约束：最小化势能后，单元位置可能不在合法的放置站点（即标准单元行中的整数坐标）。需要将单元移动到最近的合法站点，同时最小化位移。这可以建模为二分图匹配或网络流问题：将单元分配给站点，最小化总位移。

  5. 迭代：由于移动单元到合法站点可能引入新重叠，可能需要多次迭代力导向和合法化步骤。

  6. 扩展：现代合法化算法还考虑单元尺寸不等、电源轨对齐、布图规划边界等约束。

     软件依赖：布局工具（如 Cadence Innovus, Synopsys ICC2）；合法化算法。

     硬件依赖：标准单元库（单元宽度、高度）；布局行信息。

     应用场景：布局后的合法化步骤，消除单元重叠，为详细布线做准备。

     时间复杂度：力计算 O(N^2) 但可用四叉树加速到 O(N log N)；合法化分配 O(N log N)。

     空间复杂度：存储单元位置和连接信息 O(N+E)。

---

编号：775​

类型：测试，可测试性设计（DFT）

领域：自动测试向量生成（ATPG）的故障覆盖率计算

数学领域：图论，布尔代数，概率

数学分析：ATPG 生成测试向量来检测制造缺陷。故障覆盖率是检测到的故障数与总故障数的比值。但某些故障由于电路冗余性不可检测，某些故障由于测试向量集限制未被检测。故障模拟用于计算给定测试向量集的故障覆盖率。

数学方程式名称及方程表达：

故障覆盖率 FC = (D + U) / T，其中 D 是被检测的故障数，U 是被确认为不可检测的故障数，T 是总故障数。

或者，FC = D / (T - U)，即检测到的故障占可检测故障的比例。

故障模拟：对于每个故障，模拟电路在测试向量下的响应，与无故障电路响应比较。如果不同，则故障被检测。

数学方程式的参数列表与逐步推理过程：

• 参数：

  FC：故障覆盖率。

  D：被检测的故障数。

  U：被证明为不可检测的故障数。

  T：总故障数（通常为固定型故障，如 stuck-at-0, stuck-at-1）。

  P：测试向量集。

• 推理过程：

  1. 故障列表：通常考虑所有节点上的固定型故障（stuck-at-0 和 stuck-at-1）。总故障数 T ≈ 2 * 节点数，但可以合并一些等价故障。

  2. 故障模拟：

     a. 无故障模拟：模拟电路在测试向量下的逻辑行为，得到无故障响应。

     b. 故障模拟：对于每个故障，注入故障（例如将某个节点固定为0），重新模拟，得到故障响应。

     c. 比较：如果故障响应与无故障响应在任何原始输出或扫描触发器上不同，则该故障被此测试向量检测。

  3. 并行故障模拟：可以同时模拟多个故障（例如32个）以提高效率，利用位并行操作。

  4. 故障丢弃：一旦某个故障被检测，就从后续模拟中移除。

  5. 不可检测故障：某些故障由于电路冗余（如冗余逻辑）无法被任何测试向量检测。ATPG 工具会尝试证明某些故障不可检测，将其计入 U。

  6. 覆盖率计算：给定测试向量集 P 后，通过故障模拟得到检测到的故障数 D 和不可检测故障数 U，然后计算 FC。

  7. 目标覆盖率：通常要求 FC > 95% 甚至 99%。如果未达到，ATPG 会生成更多测试向量针对未检测故障。

     软件依赖：ATPG 工具（如 TetraMAX, TestKompress）；故障模拟器。

     硬件依赖：电路网表；测试向量集。

     应用场景：芯片测试开发，评估测试向量的有效性，指导生成更多测试向量以提高覆盖率。

     时间复杂度：故障模拟复杂度约为 O(|P| * N * F)，其中 |P| 是向量数，N 是电路规模，F 是故障数。并行模拟可加速。

     空间复杂度：存储电路状态和故障列表 O(N + F)。

---

编号：776​

类型：物理设计，时钟树综合（CTS）

领域：时钟偏差（Skew）与延迟平衡

数学领域：图论，最短路径算法，优化

数学分析：时钟树综合的目标是构建一个树形网络，将时钟信号分配到所有时序单元（触发器），同时最小化时钟偏差（任意两个触发器时钟到达时间的最大差值）和插入延迟。常用算法：DME（Deferred Merge Embedding）用于零偏差布线，但实际中需考虑缓冲器插入和负载平衡。

数学方程式名称及方程表达：

时钟偏差：skew = max_{i,j} |t_i - t_j|，其中 t_i 是时钟到达触发器 i 的时间。

时钟树延迟平衡：在每一个汇合点（sink 或 buffer），调整左右分支的延迟，使其相等。

DME 算法核心：给定一组 sink 的位置和延迟目标，通过自底向上构建合并段（merging segment）和自顶向下嵌入，找到零偏差的布线方案。

合并段定义：对于两个节点 a 和 b，其合并段是平面上满足 |x - x_a| + |y - y_a| + d_a = |x - x_b| + |y - y_b| + d_b 的点 (x,y) 的集合，其中 d_a, d_b 是从节点到其各自 sink 的延迟。

数学方程式的参数列表与逐步推理过程：

• 参数：

  t_i：时钟到达触发器 i 的时间。

  (x_i, y_i)：节点 i 的位置。

  d_i：从节点 i 到其子树中所有 sink 的最大延迟（或目标延迟）。

  merging segment：满足上述方程的点的集合，实际上是一条线段（曼哈顿几何下）。

• 推理过程：

  1. 目标：构建一个时钟树，使得所有 sink 的时钟到达时间相同（零偏差）或满足约束（如 bounded skew）。

  2. 自底向上（Bottom-Up）：

     a. 初始时，每个 sink 是一个节点，其合并段就是该点位置，延迟为0。

     b. 选择两个节点 a 和 b 进行合并。它们的合并段 MS(a,b) 是平面上到 a 和 b 的曼哈顿距离差等于 d_b - d_a 的点的轨迹。实际上，MS(a,b) 是一条45度斜线段。

     c. 在 MS(a,b) 上选择一个点作为父节点位置，使得布线成本（线长）最小。通常选择 MS(a,b) 上离某个中点最近的点。

     d. 父节点的延迟 d_parent = max(d_a + dist(a, parent), d_b + dist(b, parent))。

     e. 重复合并直到只剩一个根节点。

  3. 自顶向下（Top-Down）：从根节点开始，根据合并段确定每个节点的精确位置。

  4. 缓冲器插入：在实际时钟树中，需要插入缓冲器来驱动长线，此时延迟平衡需要考虑缓冲器延迟。算法可扩展为在合并点插入缓冲器，并重新计算延迟。

  5. 考虑工艺变异：为了鲁棒性，需要设计时钟树在工艺角下都能保持低偏差，常用方法是在设计时考虑全局和局部变异。

     软件依赖：时钟树综合工具（如 Cadence Innovus, Synopsys ICC2）；时序分析工具。

     硬件依赖：标准单元库（缓冲器、反相器）；互连线模型。

     应用场景：时钟树综合，构建低偏差、低延迟的时钟分布网络。

     时间复杂度：DME 算法 O(n log n)，n 为 sink 数量。

     空间复杂度：存储合并段和树结构 O(n)。

---

编号：777​

类型：信号完整性，电源完整性

领域：同时开关噪声（SSN）分析

数学领域：电路理论，传输线理论

数学分析：当多个输出驱动器同时开关时，在电源和地网络上产生噪声，称为同时开关噪声（SSN）或地弹（Ground Bounce）。SSN 由封装寄生电感引起，ΔV = L * dI/dt，其中 L 是回路电感，dI/dt 是电流变化率。SSN 会影响信号完整性和时序。

数学方程式名称及方程表达：

SSN 电压噪声：ΔV = L_loop * (N * dI/dt)，其中 L_loop 是单个驱动器的电源或地回路的等效电感，N 是同时开关的驱动器数量，dI/dt 是每个驱动器的电流变化率。

更精确的模型：将驱动器、封装寄生参数、传输线建模为电路网络，求解节点电压。

RLC 模型：电源/地引脚电感 L_p，电阻 R_p；驱动器模型为电流源 I(t)；片上电容 C_die。电路方程：V_dd - V_die = L_p dI/dt + R_p I + (1/C_die) ∫ I dt。

数学方程式的参数列表与逐步推理过程：

• 参数：

  L_loop：单个驱动器的电源回路等效电感（包括封装引脚电感和 bond wire 电感）。

  N：同时开关的驱动器数量。

  dI/dt：驱动器的电流变化率（A/s）。

  I(t)：驱动器电流波形，常近似为梯形波。

  R_p：封装寄生电阻。

  C_die：芯片上的去耦电容。

  ΔV：电源或地网络上的电压波动。

• 推理过程：

  1. 物理原理：当输出驱动器从低电平切换到高电平时，它从电源网络汲取电流；从高到低切换时，电流注入地网络。快速变化的电流流经封装电感，产生电压降（L di/dt）。这个电压降会使得芯片内部的电源电压降低，地电压升高，从而减小有效逻辑摆幅，并可能引起误触发。

  2. 简化计算：ΔV ≈ L_loop * N * (ΔI / Δt)，其中 ΔI 是驱动器切换电流的峰值，Δt 是上升/下降时间。

  3. 精确建模：

     a. 建立包含封装寄生参数（R_p, L_p）、片上电容（C_die）和驱动器电流源的电路模型。

     b. 驱动器电流 I(t) 可以用基于输入斜率和负载电容的波形近似，如梯形波。

     c. 求解电路微分方程，得到电源/地电压波形 V_die(t)。

     d. SSN 噪声峰值为 max |V_dd - V_die|。

  4. 多驱动器耦合：多个驱动器共享电源/地引脚，它们的电流会叠加，导致更大的噪声。需要考虑电流的相关性（同时开关比例）。

  5. 影响：SSN 会减小噪声容限，可能导致逻辑错误；也会影响时序，因为驱动器延迟与供电电压相关。

  6. 降低SSN的方法：增加电源/地引脚数量（减小 L_loop）、使用片上/封装去耦电容、控制输出缓冲器的翻转率（slew rate control）、错开开关时间。

     软件依赖：信号完整性工具（如 HSPICE, Spectre）；封装模型提取工具。

     硬件依赖：封装寄生参数（电感矩阵）；驱动器模型；负载信息。

     应用场景：高速接口（如并行总线、存储器接口）设计，评估和降低SSN，确保信号完整性。

     时间复杂度：电路仿真复杂度 O(N^3) 或更高，取决于电路规模。

     空间复杂度：存储电路矩阵 O(N^2)。

---

编号：778​

类型：可靠性，热载流子注入（HCI）退化

数学领域：半导体物理，退化模型

数学分析：HCI 是当 MOSFET 沟道中载流子获得足够能量时，可能破坏 Si-SiO2 界面，导致阈值电压漂移和跨导退化。退化量与应力时间、电压、温度有关。常用模型：ΔV_th ∝ t^n exp(-E_a/kT)，其中 n 约 0.5，E_a 是激活能。

数学方程式名称及方程表达：

HCI 退化模型：ΔV_th = A * (t)^n * exp(-E_a/(k_B T)) * (I_sub)^m，其中 I_sub 是衬底电流，与 (V_ds - V_dsat) 成正比。

衬底电流模型：I_sub = α * I_ds * exp(-β / (V_ds - V_dsat))，其中 α, β 是工艺相关参数，I_ds 是漏源电流，V_ds 是漏源电压，V_dsat 是饱和电压。

电路级退化：延迟增量 ΔD = (∂D/∂V_th) * ΔV_th。

数学方程式的参数列表与逐步推理过程：

• 参数：

  ΔV_th：阈值电压漂移。

  t：应力时间。

  n：时间指数（~0.5）。

  E_a：激活能（~0.1 eV）。

  k_B：玻尔兹曼常数。

  T：温度（K）。

  I_sub：衬底电流。

  m：衬底电流指数（~3）。

  A：工艺相关常数。

  V_ds, V_dsat：漏源电压和饱和电压。

• 推理过程：

  1. 物理机制：高电场下，沟道载流子（电子或空穴）获得高动能，与晶格碰撞产生电子-空穴对。部分高能载流子穿过氧化层，被陷阱捕获或产生界面态，导致 V_th 漂移和跨导下降。

  2. 退化模型：经验表明，ΔV_th 与应力时间的平方根成正比（n≈0.5），与温度成阿伦尼乌斯关系，与衬底电流的 m 次方成正比。衬底电流 I_sub 是 HCI 的指示器，因为它与高能载流子数量相关。

  3. 衬底电流：I_sub 与 V_ds 呈指数关系。当 V_ds 接近 V_dsat 时，电场最强，I_sub 最大。

  4. 电路应力条件：在电路工作中，晶体管仅在开关瞬间承受高 V_ds，因此退化是累积的。需要计算每个晶体管在工作寿命内的等效直流应力时间。

  5. 老化分析：通过电路仿真得到每个晶体管的电压波形，计算等效应力时间，然后计算 ΔV_th，进而更新模型参数，进行 aged 时序分析。

  6. 与 NBTI 的区别：HCI 主要影响 NMOS，与电压和开关活动相关；NBTI 主要影响 PMOS，与负栅压和温度相关。

     软件依赖：老化分析工具（如 RelXpert, MOSRA）；电路仿真器。

     硬件依赖：工艺相关的 HCI 模型参数（A, n, E_a, m, α, β）。

     应用场景：高性能电路（如 RF、模拟）的可靠性分析，评估长期工作下的性能退化。

     时间复杂度：对每个晶体管计算退化量，复杂度 O(N)，N 为晶体管数。

     空间复杂度：存储每个晶体管的应力历史 O(N)。

---

编号：779​

类型：物理设计，布线

领域：全局布线中的拥挤驱动布线

数学领域：网络流，多商品流，优化

数学分析：全局布线将线网分配到布线网格（G-cell）的边，同时最小化线长和拥挤。拥挤驱动布线在布线时考虑布线资源供给，避免过度使用某些边。可建模为多商品流问题：每个线网是一种商品，需要从源点到汇点选择路径，每条边有容量（可用轨道数），目标是最小化总线长，同时满足容量约束。

数学方程式名称及方程表达：

多商品流整数规划形式：

最小化 Σ_e c_e * f_e，其中 c_e 是边 e 的代价（与拥挤度相关），f_e 是通过边 e 的流量（线网数量）。

约束：

1. 对于每个线网 k，流量守恒：Σ{e into v} x_e^k - Σ{e out of v} x_e^k = b_v^k，其中 b_v^k 在源点为1，汇点为-1，其余为0，x_e^k 是二进制变量表示线网 k 是否使用边 e。

2. 容量约束：对于每条边 e，Σ_k x_e^k ≤ cap_e，其中 cap_e 是边 e 的容量（可用轨道数）。

   拥挤代价：c_e = base_cost + congestion_cost，其中 congestion_cost = α * (usage_e / cap_e)^β，α 和 β 是常数。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     G=(V,E)：布线网格图，顶点是是 G-cell 中心，边是 G-cell 之间的通道。

     k：线网索引。

     x_e^k：二进制变量，线网 k 是否使用边 e。

     cap_e：边 e 的容量（可用轨道数）。

     usage_e：边 e 当前已使用的流量，即 Σ_k x_e^k。

     c_e：边 e 的代价，随拥挤度增加。

     α, β：拥挤代价系数，通常 β>1 使得代价在接近容量时急剧上升。

   • 推理过程：

     1. 建模：将布线区域划分为全局布线单元（G-cell），形成网格图。每条边 e 有容量 cap_e，表示该边可以容纳的最大线网数量（轨道数）。

     2. 多商品流：每个线网需要连接其所有引脚，可以将其分解为多个两点连接（如 Steiner 树分解），每个连接是一个商品。流量守恒约束确保连接连通。

     3. 目标函数：最小化总代价，其中代价 c_e 包含基本代价（与线长成正比）和拥挤代价。拥挤代价使得路由器避免使用已拥挤的边。

     4. 求解：该整数规划问题是 NP-hard。常用迭代算法：

        a. 初始布线：忽略容量约束，为每个线网找最短路径（如迷宫布线）。

        b. 计算拥挤度：usage_e / cap_e。

        c. 调整代价：根据拥挤度更新 c_e，增加拥挤边的代价。

        d. 重布线：根据新代价重新布线拥挤的线网，可能通过绕道来减少拥挤。

        e. 迭代直到拥挤度低于阈值或达到最大迭代次数。

     5. 扩展：实际算法还考虑线网宽度、通孔等因素，并可能使用多端线网 Steiner 树算法。

        软件依赖：全局布线工具（如 NCTUgr, BFG-R）；线性规划求解器。

        硬件依赖：布线网格定义；线网引脚位置。

        应用场景：全局布线阶段，均衡布线资源使用，避免局部拥挤，为详细布线打下基础。

        时间复杂度：多商品流是 NP-hard，迭代启发式算法每次迭代复杂度 O(K * E log V)，K 为线网数。

        空间复杂度：存储网格图和线网信息 O(V+E+K)。

---

编号：780​

类型：时序分析，时钟门控

领域：时钟门控使能信号的最小脉冲宽度检查

数学领域：时序图，脉冲宽度检查

数学分析：时钟门控单元（如 ICG）的使能信号必须保持稳定足够长时间，以确保时钟正确门控。使能信号的脉冲宽度（高电平或低电平持续时间）必须大于某个最小值，否则可能导致毛刺或亚稳态。检查使能信号脉冲宽度是否大于库中规定的最小脉冲宽度。

数学方程式名称及方程表达：

最小脉冲宽度检查：对于时钟门控使能信号 EN，其高电平脉冲宽度必须大于最小高电平脉冲宽度 T_pw_high，低电平脉冲宽度必须大于最小低电平脉冲宽度 T_pw_low。

高电平脉冲宽度：从 EN 的上升沿到下一个下降沿的时间差。

低电平脉冲宽度：从 EN 的下降沿到下一个上升沿的时间差。

检查：对于每个脉冲，宽度 ≥ 库中规定的最小值。

数学方程式的参数列表与逐步推理过程：

• 参数：

  EN：时钟门控使能信号。

  T_pw_high：最小高电平脉冲宽度（由库规定）。

  T_pw_low：最小低电平脉冲宽度。

  t_rise：EN 上升沿时间。

  t_fall：EN 下降沿时间。

  pulse_width_high：高电平脉冲宽度，= t_fall_next - t_rise。

  pulse_width_low：低电平脉冲宽度，= t_rise_next - t_fall。

• 推理过程：

  1. 必要性：如果使能信号 EN 的脉冲宽度太短，可能无法被时钟门控单元正确采样，导致时钟输出出现毛刺（glitch）或意外门控。这可能会产生错误的时钟沿，导致功能错误。

  2. 脉冲宽度计算：通过时序分析得到 EN 信号的波形，识别所有上升沿和下降沿的时间戳。然后计算相邻跳变沿之间的时间差，得到每个脉冲的宽度。

  3. 检查：对于每个高电平脉冲，检查其宽度是否 ≥ T_pw_high；对于每个低电平脉冲，检查是否 ≥ T_pw_low。

  4. 考虑时钟频率：最小脉冲宽度通常与时钟周期无关，是门控单元本身的电气特性要求。

  5. 违例修复：如果违例，需要调整产生 EN 信号的组合逻辑路径，增加脉冲宽度。例如，插入缓冲器增加延迟，或重新设计组合逻辑。

  6. 与建立/保持时间检查的关系：脉冲宽度检查是独立的，不依赖于时钟沿。它确保使能信号本身的稳定性，而建立/保持时间确保时钟沿正确采样。

     软件依赖：静态时序分析工具（支持脉冲宽度检查）；仿真工具。

     硬件依赖：时钟门控单元库中的最小脉冲宽度约束。

     应用场景：低功耗设计中的时钟门控验证，确保使能信号满足脉冲宽度要求，防止毛刺时钟。

     时间复杂度：遍历所有使能信号波形，识别跳变沿，复杂度 O(E)，E 为跳变沿数量。

     空间复杂度：存储跳变时间戳 O(E)。

---

编号：781​

类型：物理设计，可制造性设计（DFM）

领域：化学机械抛光（CMP）模拟与金属密度均匀化

数学领域：偏微分方程，扩散方程

数学分析：CMP 工艺中，金属密度不均匀会导致表面不平整，影响后续光刻。CMP 模拟预测抛光后的表面形貌，通过调整金属填充图案（dummy fill）使密度均匀。常用模型：抛光速率与局部压力相关，压力与金属密度相关。目标是最小化表面高度变化。

数学方程式名称及方程表达：

CMP 模型：抛光速率 R(x,y) = k * P(x,y)，其中 k 是比例常数，P(x,y) 是局部压力。

压力分布：P(x,y) 与金属密度 D(x,y) 相关，较硬区域（金属密度高）承受更大压力。简单线性模型：P(x,y) = P_0 + α * (D(x,y) - D_target)，其中 D_target 是目标密度。

表面高度演化：∂h(x,y,t)/∂t = -R(x,y)，其中 h 是表面高度。

目标：通过插入 dummy fill，调整金属密度 D(x,y)，使得抛光后高度变化最小：min max|h(x,y,t_end) - h_avg|。

数学方程式的参数列表与逐步推理过程：

• 参数：

  R(x,y)：抛光速率。

  k：比例常数（Preston 常数）。

  P(x,y)：局部压力。

  D(x,y)：金属密度（金属面积/总面积，在局部窗口内）。

  D_target：目标金属密度（通常 50%）。

  α：压力对密度变化的灵敏度。

  h(x,y,t)：表面高度。

  t：抛光时间。

• 推理过程：

  1. CMP 过程：在抛光过程中，较硬的金属区域被抛光得慢，较软的介质区域被抛光得快。如果不加填充，会导致表面不平（dishing 或 erosion）。

  2. 密度计算：将版图划分为小块（tile），计算每个 tile 内的金属面积比例，得到密度分布 D(x,y)。

  3. 压力模型：CMP 抛光垫是弹性的，因此压力分布与表面形貌相关。简单模型假设压力与密度偏差成正比。更复杂的模型可能求解弹性力学方程。

  4. 高度演化：根据抛光速率积分得到最终高度 h(x,y,t_end)。

  5. 优化：在空白区域插入 dummy metal（不与任何信号连接的金属方块），以增加低密度区域的密度，使 D(x,y) 接近 D_target。Dummy fill 必须满足设计规则（最小间距、宽度等）。

  6. 问题表述：给定初始金属密度分布 D_0(x,y)，选择一组 dummy fill 插入位置和尺寸，使得最终密度分布 D(x,y) 尽可能均匀，且 dummy fill 总面积最小。

  7. 算法：通常使用贪婪算法或线性规划。将版图划分为网格，每个网格可以选择插入不同尺寸的 dummy fill，目标函数是最小化密度方差，约束为设计规则。

     软件依赖：CMP 模拟与填充工具（如 Cadence QRC, Synopsys IC Validator）。

     硬件依赖：CMP 工艺参数（k, α）；设计规则（dummy fill 规则）。

     应用场景：物理设计后，插入 dummy fill 以平坦化金属层，提高 CMP 均匀性，改善良率。

     时间复杂度：模拟密度分布和高度演化 O(N)，N 为网格数；优化填充 O(N^2) 或更高。

     空间复杂度：存储密度和高度分布 O(N)。

---

编号：782​

类型：低功耗设计，电源门控

领域：电源门控的唤醒时间与冲击电流分析

数学领域：RC 电路，微分方程

数学分析：电源门控通过开关晶体管切断模块的电源以降低漏电。唤醒时，需要给模块的电源网络充电，产生冲击电流（inrush current）。唤醒时间取决于电源网络 RC 时间和开关晶体管的尺寸。冲击电流峰值需要控制，以免损坏电路或引起电压跌落。

数学方程式名称及方程表达：

唤醒过程简化 RC 模型：将电源门控域等效为电容 C_load，电源开关等效为电阻 R_sw。充电电路：V_dd 通过 R_sw 对 C_load 充电。

电压方程：V_load(t) = V_dd (1 - exp(-t / (R_sw C_load)))。

唤醒时间：定义为 V_load 达到某个阈值（如 90% V_dd）的时间，t_wakeup = -R_sw C_load ln(1 - V_thresh / V_dd)。

冲击电流：I_inrush(t) = (V_dd - V_load(t)) / R_sw = (V_dd / R_sw) exp(-t / (R_sw C_load))，峰值 I_peak = V_dd / R_sw。

数学方程式的参数列表与逐步推理过程：

• 参数：

  V_dd：电源电压。

  R_sw：电源开关的导通电阻。

  C_load：电源门控域的总负载电容（包括逻辑电路电容和电源网络寄生电容）。

  V_load(t)：电源门控域的电源电压。

  t：时间。

  V_thresh：唤醒阈值电压（如 0.9 V_dd）。

  I_inrush(t)：冲击电流。

• 推理过程：

  1. 物理过程：当电源开关打开时，电源电压通过开关晶体管对门控域的电源网络充电。由于负载电容较大，充电需要时间，此期间门控域内电路不工作。

  2. 简化模型：将电源开关视为电阻 R_sw，门控域视为电容 C_load。这是一个简单的 RC 充电电路。

  3. 电压波形：求解微分方程：C_load dV_load/dt = (V_dd - V_load)/R_sw，初始条件 V_load(0)=0，得到指数上升曲线。

  4. 唤醒时间：通常定义为电压达到稳定值 90% 的时间，即 t_wakeup = -R_sw C_load ln(1-0.9) ≈ 2.3 R_sw C_load。

  5. 冲击电流：初始时刻，V_load=0，电流最大，I_peak = V_dd / R_sw。这个峰值电流可能很大，如果开关尺寸很大（R_sw 小）。大电流会导致电源网络瞬间压降，影响其他正在工作的模块。

  6. 控制冲击电流：常用方法是用多个开关晶体管并控制其逐步开启（staggered turn-on），或使用电流镜控制充电电流。

  7. 设计考虑：需要在唤醒时间（要求快）和冲击电流（要求小）之间折衷。R_sw 越小，唤醒时间越短，但冲击电流越大。通常根据允许的最大冲击电流和要求的唤醒时间来确定开关尺寸和数量。

  8. 精确分析：实际中，负载电容是非线性的，电源网络是分布式的，需要更复杂的仿真。

     软件依赖：电路仿真器（如 HSPICE, FineSim）；电源网络分析工具。

     硬件依赖：电源开关晶体管模型；门控域负载电容估计。

     应用场景：电源门控设计，确定电源开关尺寸和唤醒序列，控制冲击电流和唤醒时间。

     时间复杂度：RC 模型计算 O(1)；详细仿真 O(N^3)，N 为节点数。

     空间复杂度：存储电路矩阵 O(N^2)。

---

编号：783​

类型：时序分析，片上变异（OCV）高级形式

领域：参数化片上变异（POCV）

数学领域：统计学，灵敏度分析

数学分析：POCV 是 OCV 的进阶，将延迟变异建模为随机变量，并考虑路径深度的影响。延迟表示为标称延迟加上一个随机分量，该随机分量的标准差与路径深度相关。POCV 使用延迟的均值和方差进行统计时序分析，通常假设延迟服从正态分布。

数学方程式名称及方程表达：

POCV 延迟模型：D = D_nom + ΔD，其中 ΔD 是随机变量，均值为 0，标准差 σ = D_nom * A / sqrt(N)。

其中 A 是工艺变异系数，N 是路径深度（逻辑级数）。

建立时间检查（统计）：要求数据路径和时钟路径延迟之差大于建立时间的概率足够高。

设数据路径延迟 D_data ~ N(μ_data, σ_data²)，时钟路径延迟 D_clk ~ N(μ_clk, σ_clk²)，则裕量 S = T_cycle + D_clk - D_data - T_setup 也是随机变量，S ~ N(μ_S, σ_S²)，其中 μ_S = T_cycle + μ_clk - μ_data - T_setup，σ_S² = σ_clk² + σ_data²。

建立时间约束：P(S < 0) < P_fail，其中 P_fail 是允许的失效概率。等价于 μ_S / σ_S > Q(P_fail)，其中 Q 是标准正态分布的分位数。

数学方程式的参数列表与逐步推理过程：

• 参数：

  D_nom：标称延迟。

  A：工艺变异系数，表征单个门延迟的变异系数（标准差/均值）。

  N：路径深度（逻辑级数）。

  ΔD：随机延迟变化，均值为0，标准差 σ = A * D_nom / sqrt(N)。

  μ_data, σ_data：数据路径延迟的均值和标准差。

  μ_clk, σ_clk：时钟路径延迟的均值和标准差。

  T_cycle：时钟周期。

  T_setup：建立时间。

  P_fail：允许的失效概率。

  Q：标准正态分布的分位数，例如 P_fail=0.001 对应 Q≈3.09。

• 推理过程：

  1. 基本假设：每个门延迟的随机变异是独立同分布的，均值为 D_nom，标准差为 A * D_nom。

  2. 路径延迟：对于有 N 个门的路径，总延迟是 N 个独立随机变量之和。均值为 Σ D_nom,i，方差为 Σ (A_i D_nom,i)²。如果各门相同，则标准差 σ_path = A D_nom sqrt(N)，但相对变异系数 σ_path/μ_path = A / sqrt(N)，随深度增加而减小（平均效应）。

  3. POCV 公式：通常表示为 σ = D_nom * A / sqrt(N)。注意，不同门的 A 可能不同。

  4. 统计时序检查：将数据路径和时钟路径延迟视为随机变量，计算裕量 S 的分布。建立时间要求 S > 0，因此要求 S 大于 0 的概率足够高。

  5. 约束转换：P(S < 0) < P_fail 等价于 μ_S / σ_S > Q(P_fail)。这类似于在标称延迟上增加一个统计的余量（statistical guardband）。

  6. 与 AOCV 比较：AOCV 使用查找表给出不同深度和距离的降额因子，而 POCV 使用解析公式。POCV 假设变异是随机的，而 AOCV 可以包含系统变异。

  7. 实现：在时序分析工具中，计算每条路径的深度 N，然后计算 σ，并进行统计时序分析。

     软件依赖：静态时序分析工具（支持 POCV，如 PrimeTime）；统计变异库。

     硬件依赖：工艺变异参数 A。

     应用场景：先进工艺节点的统计时序分析，更精确地评估时序良率，减少悲观度。

     时间复杂度：计算路径深度和方差，复杂度与常规时序分析类似，O(P)，P 为路径数。

     空间复杂度：存储每单元的变异系数和路径深度 O(C)，C 为单元数。

---

编号：784​

类型：物理设计，时钟树综合

领域：时钟树功耗优化

数学领域：动态规划，树结构优化

数学分析：时钟树消耗高达 30-40% 的总功耗。功耗优化包括缓冲器尺寸优化、时钟门控和拓扑优化。动态功耗 P = α C V^2 f，其中 α 是开关活动因子，C 是负载电容。通过优化时钟树拓扑和缓冲器尺寸，在满足偏差和延迟约束下最小化总电容。

数学方程式名称及方程表达：

时钟树功耗：P_clock = Σ_i (C_i * V^2 * f)，其中 C_i 是时钟树节点 i 的负载电容（包括连线电容和缓冲器输入电容）。

优化问题：在满足偏差约束 |t_i - t_j| ≤ skew_max 和延迟约束 t_i ≤ T_max 的前提下，选择缓冲器尺寸和拓扑，最小化总电容 Σ C_i。

缓冲器尺寸优化：对于每个缓冲器，选择驱动强度（尺寸），尺寸越大驱动能力越强但输入电容和功耗也越大。延迟模型：D = R_buf * (C_wire + C_load) + 0.5 * R_wire * C_wire + R_wire * C_load，其中 R_buf 是缓冲器输出电阻，与尺寸成反比。

数学方程式的参数列表与逐步推理过程：

• 参数：

  C_i：节点 i 的负载电容。

  V：电源电压。

  f：时钟频率。

  t_i：时钟到达 sink i 的时间。

  skew_max：允许的最大时钟偏差。

  T_max：允许的最大时钟延迟（从根到 sink）。

  D：缓冲器延迟，取决于其尺寸和负载。

  R_buf：缓冲器输出电阻。

  C_wire：连线电容。

  C_load：扇出负载电容。

• 推理过程：

  1. 时钟树功耗主要由开关电容决定，因此最小化总电容即可最小化动态功耗。

  2. 缓冲器尺寸优化：大缓冲器驱动能力强（延迟小），但自身输入电容大，增加前级负载。需要权衡。常用方法：自底向上，对于每个节点，枚举可能的缓冲器尺寸，计算以该节点为根的子树的最小电容和对应延迟，通过动态规划选择最优尺寸。

  3. 拓扑优化：时钟树拓扑（如 H-tree, X-tree, 平衡树）影响线长和电容。在满足偏差约束下，可以调整分支点的位置来平衡延迟并减少线长。

  4. 合并点优化：在 DME 算法中，选择合并点位置时，除了零偏差，还可以加入电容权重，倾向于选择电容小的方案。

  5. 时钟门控：在时钟树分支上插入时钟门控单元，关闭空闲模块的时钟，直接减少开关活动因子 α。

  6. 多目标优化：同时考虑延迟、偏差、功耗，通常存在折衷。例如，较小的偏差可能需要更多的缓冲器或更长的线，增加功耗。

  7. 算法：常用动态规划自底向上计算每个节点的 Pareto 前沿（延迟、功耗、偏差的权衡曲线），然后自顶向下选择具体方案。

     软件依赖：时钟树综合工具（如 ICC2, Innovus）；功耗分析工具。

     硬件依赖：标准单元库（缓冲器多种尺寸的延迟、功耗、电容模型）。

     应用场景：低功耗时钟树设计，在满足时序约束下最小化时钟网络功耗。

     时间复杂度：动态规划遍历所有节点和缓冲器尺寸选项，复杂度 O(N * S)，N 为节点数，S 为缓冲器尺寸选项数。

     空间复杂度：存储每个节点的 Pareto 前沿 O(N * P)，P 为前沿点数。

---

编号：785​

类型：测试，可测试性设计（DFT）

领域：测试压缩（Test Compression）的编码与解码

数学领域：信息论，编码理论

数学分析：测试压缩通过编码减少测试数据量（测试向量和响应）。常用基于线性反馈移位寄存器（LFSR）的广播扫描和自适应压缩。输入压缩：将少量测试仪通道扩展为大量内部扫描链。输出压缩：将内部扫描链输出压缩为少量输出通道。压缩率 = 未压缩数据量 / 压缩后数据量。

数学方程式名称及方程表达：

输入压缩：测试仪输入通过 LFSR 或类似电路广播到多条内部扫描链。设测试仪通道数为 N_channel，内部扫描链数为 N_chain，压缩率 ≈ N_chain / N_channel。

输出压缩：内部扫描链输出通过多输入签名寄存器（MISR）压缩为签名。设输出响应长度为 L，压缩为 M 位的签名，压缩率 ≈ L / M。

X-处理：未知值（X）在输出压缩中会导致签名污染。需要屏蔽（masking）未知位。

数学方程式的参数列表与逐步推理过程：

• 参数：

  N_channel：测试仪输入通道数。

  N_chain：内部扫描链数量。

  L：输出响应长度（每个扫描链的位数乘以链数）。

  M：签名长度（如 32 位）。

  Compression ratio：压缩率。

• 推理过程：

  1. 输入压缩（广播扫描）：测试仪在每个周期送出 N_channel 位，通过解压缩电路（如 LFSR 加相位转换器）扩展为 N_chain 位，加载到内部扫描链。这样，测试仪只需要存储和传输较少的测试向量，但内部扫描链可能并非完全独立，需要满足约束（如避免冲突）。

  2. 输出压缩：每个周期，内部扫描链的输出被压缩进一个 MISR。MISR 是一个带有反馈的移位寄存器，其状态是之前所有输入的函数。最终，MISR 的状态（签名）被读出并与期望值比较。

  3. 压缩率计算：总压缩率 = (扫描链数 × 扫描链长度) / (测试仪通道数 × 测试周期数)。例如，原来需要 1000 条扫描链，每条 1000 位，总数据量 1e6 位。通过压缩，可能只用 10 个测试仪通道，10000 个周期，数据量 1e5 位，压缩率 10。

  4. X-处理：未知值（如未初始化内存、三态总线）在测试响应中可能为 X，如果进入 MISR 会污染签名。解决方法：

     a. 屏蔽：使用屏蔽向量，在 X 出现的周期屏蔽 MISR 的输入。

     b. X-容忍编码：设计压缩电路使得某些 X 不影响签名。

  5. 测试质量：压缩不应降低故障覆盖率。需要确保压缩后的测试向量仍能检测目标故障。这通过 ATPG 考虑压缩结构来保证。

  6. 实现：在 DFT 工具中插入压缩结构（如 EDT, Embedded Deterministic Test），并生成压缩的测试向量。

     软件依赖：DFT 压缩工具（如 Tessent TestKompress, Mentor Tessent）；ATPG 工具。

     硬件依赖：扫描链结构；压缩硬件（LFSR, MISR）。

     应用场景：降低测试数据量，缩短测试时间，降低测试成本。

     时间复杂度：ATPG 考虑压缩结构，复杂度增加；但测试应用时间减少。

     空间复杂度：存储压缩后的测试向量和期望签名，数据量减少。

---

编号：786​

类型：物理设计，布局

领域：标准单元布局的合法化与详细布局

数学领域：组合优化，网络流，最小代价流

数学分析：全局布局后，单元位置是连续的，可能存在重叠。合法化（legalization）将单元移动到无重叠的合法位置（即标准单元行上的站点），同时最小化总位移。可以建模为最小代价流问题：行为供应节点，单元为需求节点，移动代价为边的成本。

数学方程式名称及方程表达：

合法化问题：给定单元位置 x_i（全局布局输出）和合法站点（标准单元行上的离散位置），为每个

编号：786​

类型：物理设计，布局

领域：标准单元布局的合法化与详细布局

数学领域：组合优化，网络流，最小代价流

数学分析：全局布局后，单元位置是连续的，可能存在重叠。合法化（legalization）将单元移动到无重叠的合法位置（即标准单元行上的站点），同时最小化总位移。可以建模为最小代价流问题：单元为需求节点，合法站点为供应节点，移动代价为边的成本。

数学方程式名称及方程表达：

最小代价流问题：

最小化 Σ_i Σ_j c{ij} * f{ij}，其中 c{ij} 是将单元 i 移动到站点 j 的代价（通常为位移的绝对值或平方），f{ij} 是二进制变量，表示单元 i 是否分配到站点 j。

约束：

1. 每个单元必须分配到一个站点：Σ_j f_{ij} = 1，对所有单元 i。

2. 每个站点至多容纳一个单元：Σ_i f_{ij} ≤ 1，对所有站点 j。

3. 容量约束：若站点 j 可容纳多个单元（如宽单元占多个站点），则约束为 Σ_i w_i * f_{ij} ≤ W_j，其中 w_i 是单元 i 占用的站点数，W_j 是站点 j 的容量。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     i：单元索引。

     j：合法站点索引。

     c_{ij}：将单元 i 移动到站点 j 的代价，通常为 |x_i - x_j| 或 (x_i - x_j)²。

     f_{ij}：二进制决策变量。

     w_i：单元 i 的宽度（以站点数为单位）。

     W_j：站点 j 的容量（通常为1，但宽单元可能占用多个连续站点）。

   • 推理过程：

     1. 问题建模：合法站点位于标准单元行的离散位置（通常等间距）。单元必须放置在这些站点上，且不能重叠。

     2. 代价定义：c_{ij} 通常为欧几里得距离或曼哈顿距离，表示单元从全局布局位置移动到站点 j 的位移。最小化总位移有助于保持全局布局的质量。

     3. 约束解释：第一个约束确保每个单元都被分配；第二个约束确保每个站点最多一个单元（防止重叠）。对于宽单元，需要占用多个连续站点，此时约束3确保总宽度不超过站点容量。

     4. 求解：该问题可以转化为最小代价流问题。构造二分图：左侧为单元节点（供给为1），右侧为站点节点（需求为1），边代价为 c_{ij}。然后通过最小代价最大流算法求解。对于宽单元，可以将其拆分为多个单位宽度的“子单元”，但需保持连续性。

     5. 扩展：实际合法化还需考虑单元方向、电源轨对齐、布局边界等约束。常用启发式算法如贪婪迭代或基于动态规划的算法，复杂度更低。

     6. 详细布局：合法化后，可能进行详细布局优化，在合法位置内微调单元以优化线长、时序等目标，同时保持合法性。

        软件依赖：布局工具（如 Cadence Innovus, Synopsys ICC2）；网络流求解器。

        硬件依赖：标准单元库（单元宽度、高度）；布局行定义。

        应用场景：布局后处理，将单元放置到合法位置，为详细布线做准备。

        时间复杂度：最小代价流算法 O((N+M)^3)，其中 N 为单元数，M 为站点数。启发式算法 O(N log N)。

        空间复杂度：存储代价矩阵 O(N*M)，但通常稀疏。

---

编号：787​

类型：时序分析，先进工艺

领域：时序签核中的片上变异（OCV）降额因子计算

数学领域：统计学，蒙特卡洛分析

数学分析：OCV 降额因子（derate）用于建模片上工艺变异对延迟的影响。通过蒙特卡洛仿真，提取单元延迟的统计分布，然后计算最坏情况延迟与标称延迟的比值，得到降额因子。考虑空间相关性，不同位置单元的变异可能不同。

数学方程式名称及方程表达：

单元延迟模型：D = D_nom + ΔD_random + ΔD_systematic。

其中 ΔD_random 是随机变异，ΔD_systematic 是系统变异（与位置相关）。

降额因子计算：对于建立时间检查，数据路径降额因子 derate_data = (D_nom + k * σ) / D_nom，其中 σ 是延迟的标准差，k 是分位数（如 3 对应 99.7%）。

考虑位置相关性：使用协方差矩阵 Σ，其中 Σ_{ij} 表示单元 i 和 j 延迟变异的相关性，通常随距离衰减。

数学方程式的参数列表与逐步推理过程：

• 参数：

  D_nom：标称延迟。

  σ：延迟的标准差，来自工艺变异。

  k：分位数，由目标良率决定。

  Σ：协方差矩阵，Σ{ij} = σ² * exp(-d{ij}/L)，其中 d_{ij} 是单元 i 和 j 的距离，L 是相关长度。

  ΔD_random：随机变异，服从正态分布 N(0, σ_random²)。

  ΔD_systematic：系统变异，可通过位置相关函数建模。

• 推理过程：

  1. 变异来源：工艺变异包括随机变异（如掺杂起伏）和系统变异（如光刻近邻效应）。系统变异具有空间相关性，相邻单元变异相似。

  2. 蒙特卡洛仿真：在多个工艺角下进行 SPICE 仿真，得到单元延迟的分布。提取均值和标准差。

  3. 降额因子：传统 OCV 使用全局降额因子，如所有单元延迟增加 10%。但此方法悲观。AOCV（Advanced OCV）根据路径深度和位置距离给出不同的降额因子。

  4. 计算路径延迟：路径总延迟是多个单元延迟之和。若单元延迟相关，则路径延迟方差 Var(Σ D_i) = Σ_i Σ_j Cov(D_i, D_j)。

  5. 最坏情况路径延迟：可以计算给定置信水平下的路径延迟上界，例如 D_worst = Σ D_nom,i + k * sqrt(Var(Σ D_i))。

  6. 降额因子 per path：derate_path = D_worst / Σ D_nom,i。

  7. 实际应用：在时序签核中，对每条路径根据其单元位置和深度计算特定的降额因子，然后应用到时序检查中。

  8. 工具实现：时序工具从库中读取 AOCV 表，表中根据路径深度和距离给出降额因子，然后应用于路径延迟计算。

     软件依赖：静态时序分析工具（如 PrimeTime SI）；蒙特卡洛仿真工具；变异建模工具。

     硬件依赖：工艺变异数据（统计模型）。

     应用场景：先进工艺节点（≤16nm）的时序签核，减少悲观度，提高设计精度。

     时间复杂度：计算每对单元的相关性 O(N²)，但通常忽略长距离相关性，近似为 O(N)。时序分析中每路径额外开销。

     空间复杂度：存储协方差矩阵 O(N²)，但可使用稀疏表示。

---

编号：788​

类型：低功耗设计，电源门控

领域：电源门控开关网络设计与优化

数学领域：图论，最小生成树，线性规划

数学分析：电源门控开关网络负责在电源门控域和电源之间提供多个开关晶体管，以减小电阻和满足电流需求。优化开关网络包括确定开关数量、尺寸和位置，以满足电压降（IR）约束，同时最小化面积和功耗开销。可建模为网络流问题，其中开关为边，电流为流量。

数学方程式名称及方程表达：

电源网络模型：将电源门控域划分为网格，每个网格节点有电流需求 I_i。开关晶体管建模为电阻 R_sw，位于网格边界。

目标：最小化开关总面积 A_total = Σ w_j * L_j，其中 w_j 是开关 j 的宽度，L_j 是长度（固定）。

约束：每个网格节点的电压降 ΔV_i ≤ ΔV_max，其中 ΔV_i = Σ R_path * I_path，R_path 是从电源到节点路径上的电阻之和。

用线性规划表示：最小化 Σ w_j，约束为对于每个网格节点 i，Σ_j R_ij * I_i ≤ ΔV_max，其中 R_ij 是开关 j 对节点 i 的电阻贡献。

数学方程式的参数列表与逐步推理过程：

• 参数：

  I_i：网格节点 i 的电流需求（A）。

  R_sw：单位宽度开关的电阻（Ω*μm）。开关 j 的电阻 R_j = R_sw / w_j。

  w_j：开关 j 的宽度（μm）。

  L：开关长度（固定，μm）。

  A_total：开关总面积，A_total = Σ (w_j * L)。

  ΔV_max：允许的最大电压降（V）。

  R_ij：从电源通过开关 j 到节点 i 的等效电阻。

• 推理过程：

  1. 问题描述：电源门控域通常需要多个开关晶体管并联以提供足够电流并减小电阻。开关放置在电源环（power ring）和虚拟电源线（virtual Vdd）之间。

  2. 电阻模型：每个开关可视为电阻，电阻值与宽度成反比。开关网络的总电阻应足够小，使得在最大电流下，虚拟电源线的电压降不超过 ΔV_max。

  3. 电流分布：根据单元活动率估计每个局部区域的电流需求 I_i。

  4. 网络分析：将电源网络建模为电阻网格，开关作为连接电源和虚拟电源线的电阻。求解电路得到每个节点的电压。约束为所有节点电压降 ≤ ΔV_max。

  5. 优化问题：选择开关宽度 w_j 以最小化总面积，满足电压约束。由于电阻与宽度成反比，约束是 w_j 的线性不等式，因此是线性规划问题。

  6. 开关布局：开关应放置在电流需求大的区域附近。常用方法是将电源门控域划分为几个区域，每个区域放置一个开关，开关尺寸由该区域总电流决定。

  7. 扩展：还需考虑开关的导通电阻随电压和温度的变化，以及唤醒时的冲击电流约束。

     软件依赖：电源完整性工具（如 RedHawk, Voltus）；线性规划求解器。

     硬件依赖：开关晶体管电阻模型；电源网格寄生参数。

     应用场景：电源门控设计，确定开关网络尺寸和布局，满足IR压降和面积约束。

     时间复杂度：线性规划求解复杂度 O((m+n)^3.5)，其中 m 为约束数，n 为变量数。

     空间复杂度：存储电路矩阵 O(m*n)。

---

编号：789​

类型：物理设计，布线

领域：通孔阵列优化与冗余通孔插入

数学领域：整数规划，覆盖问题

数学分析：在多层互连中，通孔连接不同金属层。为了提高可靠性和良率，常插入冗余通孔（双通孔或更多），以减少单个通孔失效的影响。但冗余通孔增加面积和电容。优化问题：在满足设计规则和时序约束下，选择部分通孔位置插入冗余，最大化可靠性收益。

数学方程式名称及方程表达：

最大化总可靠性收益：Σ_i (r_i * x_i)，其中 r_i 是在位置 i 插入冗余通孔的可靠性收益（如故障率降低），x_i 是二进制变量，表示是否在位置 i 插入冗余通孔。

约束：

1. 面积约束：Σ_i a_i * x_i ≤ A_max，其中 a_i 是冗余通孔占用的额外面积，A_max 是允许的最大面积增量。

2. 时序约束：对于每条路径，冗余通孔引入的额外电容导致的延迟增量 ΔD_path ≤ ΔD_max。

3. 设计规则约束：冗余通孔之间及与现有图形的间距必须满足最小间距规则。

   可靠性收益模型：r_i = λ_single * (1 - (1 - ρ)^{n_i})，其中 λ_single 是单个通孔失效率，ρ 是冗余通孔降低失效率的比例，n_i 是冗余通孔数量（如双通孔 n_i=2）。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     i：通孔位置索引。

     x_i：二进制决策变量，是否在位置 i 插入冗余通孔。

     r_i：可靠性收益，通常与原始通孔失效率、冗余数量相关。

     a_i：面积开销，冗余通孔占用额外的布线轨道。

     A_max：最大允许面积增加。

     ΔD_path：路径延迟增量，由于冗余通孔增加电容。

     ΔD_max：允许的最大延迟增量。

     λ_single：单个通孔失效率。

     ρ：冗余通孔降低失效率的比例（如双通孔降低 90%，则 ρ=0.9）。

     n_i：冗余通孔数量（通常为2）。

   • 推理过程：

     1. 可靠性背景：通孔是互连中的薄弱环节，易受制造缺陷影响。插入冗余通孔（例如，将单通孔改为双通孔）可以在一个通孔失效时提供备用连接，显著降低连接失效概率。

     2. 收益量化：若单个通孔失效率为 λ，则双通孔失效率约为 λ²（假设独立）。可靠性收益 r_i 可表示为失效率的降低量。

     3. 成本模型：冗余通孔增加面积（占用布线资源）和电容（影响时序）。面积开销 a_i 可通过额外占用的布线轨道数估算。电容增量可基于通孔电容模型计算。

     4. 优化问题：目标是选择一组通孔位置进行冗余插入，以最大化总可靠性收益，同时满足面积和时序约束。这是一个带约束的整数规划问题。

     5. 求解方法：由于问题规模大，常用贪婪算法：计算每个通孔的收益成本比 r_i / (a_i + α * ΔD_i)，按比值降序选择，直到违反约束。或使用动态规划，将面积和时序作为资源约束。

     6. 设计规则：冗余通孔必须满足与相邻金属和通孔的最小间距规则，可能需要调整布线。

     7. 实际应用：通常在详细布线后，识别关键通孔（如高负载、长线网上的通孔）优先插入冗余。

        软件依赖：物理设计工具（如 Calibre, IC Validator）的冗余通孔插入功能；时序分析工具。

        硬件依赖：通孔可靠性数据（失效率）；设计规则文件。

        应用场景：提高芯片互连的可靠性，尤其在汽车电子、航天等要求高可靠性的领域。

        时间复杂度：贪婪算法 O(N log N)，其中 N 为通孔数。

        空间复杂度：存储通孔属性和约束 O(N)。

---

编号：790​

类型：信号完整性，串扰

领域：串扰引起的延迟变化与噪声分析

数学领域：耦合传输线方程，电路仿真

数学分析：相邻互连线之间通过耦合电容和互感产生串扰，导致延迟变化和噪声。耦合传输线方程描述电压电流关系：∂V/∂x = -L ∂I/∂t，∂I/∂x = -C ∂V/∂t，其中 L 和 C 是每单位长度的电感和电容矩阵，包含自感和自容、互感和互容。通过模型降阶或仿真分析串扰效应。

数学方程式名称及方程表达：

耦合传输线方程：

∂V/∂x = -L ∂I/∂t，

∂I/∂x = -C ∂V/∂t。

其中 V 和 I 是电压和电流向量，L 和 C 是单位长度电感和电容矩阵。

对于两条线的情况，C = [[C11, C12], [C21, C22]]，L 类似。

串扰噪声：当攻击线（aggressor）切换时，在受害线（victim）上感应噪声脉冲。峰值噪声电压 V_noise ≈ (C_c / (C_v + C_c)) * V_swing，其中 C_c 是耦合电容，C_v 是受害线对地电容。

串扰引起的延迟变化：受害线延迟增加或减少取决于攻击线切换方向（同向或反向）。

数学方程式的参数列表与逐步推理过程：

• 参数：

  V, I：电压和电流向量。

  L, C：单位长度电感和电容矩阵。

  C_c：线间耦合电容。

  C_v：受害线对地总电容。

  V_swing：攻击线电压摆幅。

  V_noise：受害线峰值噪声电压。

• 推理过程：

  1. 耦合模型：两条相邻互连线通过互容 C_m 和互感 L_m 耦合。当攻击线电压变化时，通过耦合电容在受害线上注入电流，产生噪声。

  2. 噪声峰值估算：如果受害线静止，攻击线阶跃翻转，则受害线噪声峰值近似为电容分压：V_noise ≈ (C_c / (C_v + C_c)) * ΔV。实际中由于电阻和电感，峰值会减小。

  3. 延迟变化：当攻击线和受害线同时切换时，若方向相同（同向切换），受害线延迟减小（因为耦合电容相当于加快了充电）；若方向相反（反向切换），延迟增加。延迟变化量 ΔD ≈ R_driver * C_c * (ΔV_victim / ΔV_aggressor)，其中 R_driver 是驱动电阻。

  4. 仿真分析：将互连线建模为耦合 RC 或 RLC 网络，通过电路仿真（如 SPICE）精确计算噪声和延迟变化。

  5. 串扰避免：设计方法包括增加线间距（减小 C_c）、插入屏蔽线、调整布线层、使用差分信号、优化时序窗口（使攻击线和受害线不同时切换）等。

  6. 静态时序分析中的串扰：在 STA 中，串扰引起的延迟变化通过调整单元延迟来考虑。工具根据耦合电容和信号切换方向计算延迟增量。

     软件依赖：信号完整性分析工具（如 StarRC, PrimeTime SI）；耦合寄生参数提取工具。

     硬件依赖：互连线物理参数（间距、宽度、层厚度）；驱动单元模型。

     应用场景：高速互连设计，评估和优化串扰噪声，确保时序和功能正确。

     时间复杂度：全耦合仿真复杂度 O((n*m)³)，其中 n 为线段数，m 为线网数。通常使用模型降阶加速。

     空间复杂度：存储耦合矩阵 O((n*m)²)。

---

编号：791​

类型：时序分析，先进工艺

领域：温度反演（Temperature Inversion）效应建模

数学领域：半导体器件物理，经验模型

数学分析：在先进工艺节点（如 FinFET），晶体管的延迟随温度变化可能呈现非单调行为：在低温下，延迟可能反而增加，称为温度反演。这是由于迁移率、阈值电压和速度饱和的综合效应。需要建模延迟与温度的关系，用于多温度角时序分析。

数学方程式名称及方程表达：

单元延迟模型：D = 0.69 * R * C_load，其中 R 是晶体管等效电阻，C_load 是负载电容。

R 与温度 T 的关系：R ∝ 1/μ(T)，μ(T) = μ0 (T/T0)^{-k}，其中 μ 是迁移率，k 是常数（约1.5）。

但阈值电压 V_th 也随温度变化：V_th(T) = V_th0 - α (T - T0)，其中 α 是正温度系数。

在低温下，V_th 增加，导致电流减小，可能抵消迁移率增加的影响，从而使延迟增加。

延迟与温度的经验模型：D(T) = D0 * (1 + β1 (T - T0) + β2 (T - T0)²)，其中 β1 和 β2 可能为负。

数学方程式的参数列表与逐步推理过程：

• 参数：

  D：单元延迟。

  R：晶体管等效电阻。

  C_load：负载电容。

  T：温度（K）。

  μ：载流子迁移率。

  μ0：参考温度 T0 下的迁移率。

  k：迁移率温度指数。

  V_th：阈值电压。

  V_th0：参考温度下的阈值电压。

  α：V_th 的温度系数（正数）。

  β1, β2：延迟温度系数，由拟合得到。

• 推理过程：

  1. 温度对迁移率的影响：迁移率随温度升高而降低，因为晶格散射增加。μ ∝ T^{-k}，k~1.5。因此，电阻 R ∝ 1/μ 随温度升高而增加，导致延迟增加。

  2. 温度对阈值电压的影响：V_th 随温度升高而降低，因为本征载流子浓度增加。V_th(T) = V_th0 - α(T - T0)。V_th 降低导致电流增加，从而延迟减小。

  3. 竞争效应：在高温下，迁移率效应主导，延迟随温度升高而增加（正常情况）。在低温下，V_th 增加效应可能主导，导致延迟随温度降低而增加（温度反演）。

  4. 速度饱和：在先进节点，速度饱和效应显著，电流对 V_th 变化更敏感，加剧了温度反演。

  5. 建模：通过 SPICE 仿真在不同温度下提取单元延迟，拟合得到 D(T) 的多项式模型。β1 可能为负，表示在某个温度范围内延迟随温度升高而减小。

  6. 时序分析影响：需要检查多个温度角（如 -40°C, 25°C, 125°C）下的时序。温度反演意味着最坏情况延迟可能发生在低温或高温，取决于路径和单元类型。因此，需要多温度角分析。

  7. 库特征化：标准单元库需在多个温度下特征化，提供不同温度下的延迟、功耗数据。

     软件依赖：时序分析工具（支持多温度角）；单元库特征化工具。

     硬件依赖：晶体管模型（如 BSIM-CMG）的温度依赖参数。

     应用场景：先进工艺节点（特别是 FinFET）的时序签核，确保在全部温度范围内满足时序要求。

     时间复杂度：多温度角时序分析，复杂度乘以温度角数量。

     空间复杂度：存储多温度角库数据，容量乘以温度角数量。

---

编号：792​

类型：物理设计，布局优化

领域：基于机器学习的布局预测与引导

数学领域：机器学习，回归，分类

数学分析：机器学习可用于预测布局后的关键指标（如时序、功耗、布线拥挤），从而在布局阶段早期引导优化。使用历史设计数据训练模型，输入为布局特征（如单元密度、线网长度分布、模块形状等），输出为预测指标。模型可基于随机森林、神经网络等。

数学方程式名称及方程表达：

回归模型：y = f(X)，其中 X 是特征向量，y 是预测值（如总线长、最大延迟）。

常用模型：随机森林回归，f(X) = (1/K) Σ_{k=1}^K f_k(X)，其中 f_k 是第 k 棵决策树的预测。

神经网络：多层感知机，f(X) = σ(W_L ... σ(W_2 σ(W_1 X + b_1) + b_2) ... + b_L)，其中 σ 是激活函数。

训练目标：最小化损失函数 L = Σ (y_true - y_pred)²。

数学方程式的参数列表与逐步推理过程：

• 参数：

  X：特征向量，包括布局特征如：单元密度、线网长度分布统计（均值、方差）、单元种类分布、模块形状（长宽比）、电源网络密度等。

  y：预测目标，如总线长、最差负时序裕量、最大拥挤度、总功耗等。

  f：机器学习模型（随机森林、神经网络等）。

  W, b：神经网络权重和偏置。

  L：损失函数，如均方误差。

• 推理过程：

  1. 数据收集：从历史设计项目中收集布局后的设计数据，包括布局特征和最终指标（标签）。

  2. 特征工程：从布局中提取有预测能力的特征，如：

     a. 单元密度分布（不同区域的密度）。

     b. 线网特征：线网长度、扇出数、边界框半周长等统计。

     c. 时序特征：关键路径的松弛度分布。

     d. 模块级特征：模块形状、引脚分布等。

  3. 模型训练：将数据集分为训练集和测试集。训练回归模型 f 以最小化预测误差。

  4. 模型验证：在测试集上评估模型性能，使用 R² 分数、均方根误差等指标。

  5. 应用：在新设计的布局阶段，提取相同特征 X'，输入训练好的模型得到预测 y'。如果预测结果不满足目标（如预测拥挤度过高），则调整布局参数（如单元间距、布局约束）并重新预测，直到预测结果可接受。

  6. 引导优化：模型还可用于预测布局调整对指标的影响，从而指导优化方向。例如，预测哪些区域增加单元密度会导致时序违例。

  7. 模型更新：随着新设计完成，将新数据加入训练集，更新模型以提高预测精度。

     软件依赖：机器学习框架（如 TensorFlow, scikit-learn）；布局工具；特征提取脚本。

     硬件依赖：历史设计数据库；计算资源用于训练。

     应用场景：布局早期评估和优化，减少迭代次数，缩短设计周期。

     时间复杂度：特征提取 O(N)，N 为布局对象数。模型预测：随机森林 O(T * d)，T 为树数，d 为深度；神经网络 O(L * m²)，L 为层数，m 为每层神经元数。

     空间复杂度：存储特征数据 O(N * m)，m 为特征数。存储模型参数：随机森林 O(T * 2^d)，神经网络 O(L * m²)。

---

编号：793​

类型：可靠性，电迁移（EM）分析

数学领域：扩散方程，Black 方程

数学分析：电迁移是金属导线在高电流密度下，电子风导致金属原子迁移，形成空洞或小丘，最终引起开路或短路。平均失效时间（MTTF）由 Black 方程描述：MTTF = A * J^{-n} exp(E_a/(kT))，其中 J 是电流密度，n 是指数，E_a 是激活能。需要计算导线中的电流密度分布，检查是否超过限制。

数学方程式名称及方程表达：

Black 方程：MTTF = A * (J)^{-n} * exp(E_a/(k_B T))。

电流密度计算：J = I / A_cross，其中 I 是电流，A_cross 是导线横截面积。

对于瞬态电流，使用平均电流密度和 RMS 电流密度。更精确的模型考虑电流方向和多应力条件。

电迁移规则：要求 J ≤ J_max，其中 J_max 是工艺允许的最大电流密度。

数学方程式的参数列表与逐步推理过程：

• 参数：

  MTTF：平均失效时间（小时）。

  A：与材料、几何相关的常数。

  J：电流密度（A/cm²）。

  n：电流密度指数，通常 1-2。

  E_a：激活能（eV），与材料相关（如铜 ~0.8 eV）。

  k_B：玻尔兹曼常数，8.617e-5 eV/K。

  T：导线温度（K）。

  I：电流（A）。

  A_cross：导线横截面积（cm²）。

  J_max：最大允许电流密度，由工艺规定。

• 推理过程：

  1. 物理机制：高电流密度下，电子与金属原子碰撞，将动量传递给原子，导致原子沿电子流方向迁移。迁移导致空洞（开路）或小丘（短路）。

  2. Black 方程：经验公式，表明 MTTF 与电流密度 J 的 n 次方成反比，与温度成阿伦尼乌斯关系。温度越高，原子扩散越快，MTTF 越小。

  3. 电流密度计算：需要计算每段导线的电流。对于直流电流，直接使用平均电流。对于瞬态电流，电迁移效应与电流方向相关，通常使用平均电流密度（忽略方向）和 RMS 电流密度（考虑交流效应）。

  4. 电迁移规则检查：在物理设计验证中，检查每段金属的电流密度是否超过 J_max。J_max 通常由工艺厂提供，与金属层、宽度、温度相关。

  5. 温度影响：导线温度 T 是环境温度加上自热。自热与电流密度和导线电阻相关。电迁移分析与热分析耦合。

  6. 修复方法：如果违反电迁移规则，可以增加导线宽度（减小 J）、插入通孔（增加电流承载能力）、或调整布线层。

  7. 先进模型：考虑应力演化，使用扩散方程求解原子浓度变化，预测空洞形成时间。

     软件依赖：电迁移分析工具（如 Voltus, RedHawk）；电流密度计算工具。

     硬件依赖：工艺提供的电迁移规则文件（J_max 表）；金属材料参数（A, n, E_a）。

     应用场景：电源网络和信号线的可靠性验证，确保芯片寿命期内不发生电迁移失效。

     时间复杂度：计算所有导线电流密度 O(N)，N 为导线线段数。

     空间复杂度：存储电流密度和温度数据 O(N)。

---

编号：794​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的 X-屏蔽（X-masking）优化

数学领域：布尔代数，集合覆盖

数学分析：测试响应中可能包含未知值（X），来自未初始化存储元件、三态总线等。X 会污染压缩签名，导致误判。X-屏蔽通过在压缩器输入屏蔽 X 位，但屏蔽过多会降低故障覆盖率。优化目标：使用最少的屏蔽资源（屏蔽位）屏蔽所有 X，同时最大化故障覆盖率。

数学方程式名称及方程表达：

设测试响应矩阵 R，行对应测试向量，列对应扫描链输出。某些位置为 X。

定义屏蔽矩阵 M，M(i,j)=1 表示屏蔽位置 (i,j)。

目标：最小化 Σ M(i,j)，即总屏蔽位数。

约束：对于每个测试向量 i，如果该向量检测到故障 f，则至少有一个未屏蔽的输出位与无故障响应不同。

形式化：对于每个故障 f 和检测 f 的测试向量 i，存在列 j 使得 R_good(i,j) ≠ R_fault(i,j) 且 M(i,j)=0。

由于响应压缩（如 MISR），约束可能需要按列分组。

数学方程式的参数列表与逐步推理过程：

• 参数：

  R：测试响应矩阵，元素为 {0,1,X}。

  M：二进制屏蔽矩阵，大小与 R 相同。

  f：故障。

  i：测试向量索引。

  j：扫描链输出位索引。

  R_good：无故障响应。

  R_fault：有故障 f 时的响应。

• 推理过程：

  1. 问题背景：在测试压缩中，扫描链输出被压缩进签名寄存器（如 MISR）。如果响应中有 X，它会污染签名，导致误判。因此，需要在 X 出现的周期屏蔽相应扫描链的输出。

  2. 屏蔽资源：通常，每个测试周期有一定数量的屏蔽位可用，用于屏蔽特定扫描链的输出。目标是用最少的屏蔽位屏蔽所有 X，同时确保故障检测不被屏蔽。

  3. 约束：如果某个测试向量 i 检测到故障 f，那么在故障响应和无故障响应不同的位中，至少有一位不能被屏蔽，否则故障无法被检测。

  4. 优化问题：这是一个集合覆盖问题。对于每个测试向量 i，X 位置集合为 S_X(i)。我们需要选择屏蔽位集合 M，使得对于每个 i，S_X(i) ⊆ M（即所有 X 被屏蔽），同时对于每个故障 f 和检测向量 i，存在至少一个差异位不在 M 中。

  5. 求解：由于问题规模大，使用启发式算法。例如，首先识别所有 X 位置，尝试不屏蔽，检查故障覆盖；如果因 X 污染导致故障未检测，则添加必要的屏蔽位。或者，使用整数线性规划（ILP）求解最小屏蔽集合。

  6. 扩展：有时允许部分 X 不屏蔽，如果它们不影响故障检测。这需要分析 X 对签名的影响。

     软件依赖：DFT 压缩工具（如 Tessent TestKompress）；ATPG 工具；X-模拟工具。

     硬件依赖：压缩架构（MISR, X-masking 逻辑）。

     应用场景：测试压缩设计，在存在未知响应时，确保故障覆盖率和签名正确。

     时间复杂度：集合覆盖问题是 NP-hard，启发式算法 O(|R| * |F|)，其中 |R| 是响应位数，|F| 是故障数。

     空间复杂度：存储响应矩阵 O(|R|)。

---

编号：795​

类型：物理设计，3D IC

领域：3D IC 中的热传导分析与热通孔（TSV）布局优化

数学领域：热传导方程，有限元分析，优化

数学分析：3D 堆叠导致功率密度增加，热量积累严重。热通孔（TSV）可用作垂直热传导路径。需要求解稳态热传导方程：∇·(k∇T) + q = 0，其中 k 是热导率，q 是热源功率密度。优化 TSV 布局以降低最高温度，可建模为拓扑优化。

数学方程式名称及方程表达：

稳态热传导方程：∇·(k(x,y,z) ∇T(x,y,z)) + q(x,y,z) = 0，边界条件：T|_边界 = T_ambient 或对流边界。

热通孔模型：TSV 的热导率较高，可近似为局部热导率增加。

优化目标：最小化最高温度 T_max，约束为 TSV 数量或面积不超过上限。

设计变量：在网格单元中放置 TSV 的密度 ρ(i,j,k) ∈ {0,1}，0 表示无 TSV，1 表示有 TSV。

热导率与密度关系：k_eff = ρ k_TSV + (1-ρ) k_dielectric。

数学方程式的参数列表与逐步推理过程：

• 参数：

  T(x,y,z)：温度分布。

  k：热导率（W/m·K），依赖于材料。

  q：热源功率密度（W/m³），来自晶体管功耗。

  T_ambient：环境温度。

  ρ：TSV 密度，二进制变量。

  k_TSV：TSV 材料（铜）的热导率（~400 W/m·K）。

  k_dielectric：介质材料（SiO2）的热导率（~1.4 W/m·K）。

  T_max：最高温度。

• 推理过程：

  1. 热建模：将芯片和封装离散化为有限元网格，每个网格有材料属性和功耗。TSV 作为高热导率单元插入。

  2. 热方程求解：使用有限元法（FEM）或有限差分法求解热传导方程，得到温度分布 T。

  3. 优化问题：在给定 TSV 数量或面积约束下，选择 TSV 的位置以最小化 T_max。由于 TSV 是离散的，这是组合优化问题。

  4. 方法：

     a. 贪婪法：在温度最高的区域放置 TSV，迭代直到 TSV 数量上限。

     b. 拓扑优化：将 TSV 密度 ρ 作为连续变量（0 到 1），通过梯度下降法优化，最后离散化。目标函数为 T_max 或总热阻。

  5. 灵敏度分析：计算目标函数对每个位置 TSV 密度的导数，指导优化方向。

  6. 多物理场约束：TSV 布局还需考虑电气连接、应力、面积等约束，因此是多目标优化。

  7. 实现：与 3D 布局工具结合，在布局阶段考虑热优化，放置 TSV 在热点下方。

     软件依赖：热分析工具（如 ANSYS Icepak, Cadence Celsius）；有限元求解器；优化工具箱。

     硬件依赖：3D 堆叠结构；材料热导率参数。

     应用场景：3D IC 热管理，优化 TSV 布局以降低芯片温度，提高可靠性和性能。

     时间复杂度：有限元求解 O(N^3)，N 为网格节点数。优化迭代多次，每次需求解热方程。

     空间复杂度：存储温度场和热导率矩阵 O(N)。

---

编号：796​

类型：时序分析，时钟门控

领域：时钟门控时序检查与亚稳态风险分析

数学领域：时序图，概率

数学分析：时钟门控单元（如 ICG）的使能信号必须满足建立时间和保持时间要求，否则输出时钟可能出现毛刺。此外，如果使能信号异步变化，可能引起亚稳态。需要检查使能信号相对于时钟沿的时序，并评估亚稳态概率。

数学方程式名称及方程表达：

建立时间检查：T_enable_setup = T_clk + T_cycle - T_enable_arrival ≥ T_setup，其中 T_enable_arrival 是使能信号到达时间，T_clk 是时钟到达时间，T_cycle 是时钟周期。

保持时间检查：T_enable_arrival - T_clk ≥ T_hold。

亚稳态概率：当使能信号在时钟沿附近变化时，输出可能进入亚稳态。亚稳态平均失效时间（MTBF）与时钟频率和使能信号变化率有关。

MTBF = exp(τ / τ_0) / (f_clk * f_en * τ_0)，其中 f_clk 是时钟频率，f_en 是使能信号变化频率，τ 是亚稳态解析时间常数，τ_0 是触发器特性常数。

数学方程式的参数列表与逐步推理过程：

• 参数：

  T_enable_setup：使能信号的建立时间裕量。

  T_enable_arrival：使能信号到达时间（从时钟沿测量）。

  T_clk：时钟到达时间。

  T_cycle：时钟周期。

  T_setup, T_hold：时钟门控单元的建立时间和保持时间。

  MTBF：平均失效时间。

  f_clk：时钟频率。

  f_en：使能信号变化频率（平均每秒变化次数）。

  τ, τ_0：亚稳态时间常数，由工艺和电路决定。

• 推理过程：

  1. 时序检查：时钟门控单元本质上是带使能的触发器。使能信号必须在时钟沿之前稳定至少建立时间，在之后稳定至少保持时间，以确保输出时钟正确门控。

  2. 建立时间检查：使能信号必须在下一个时钟沿之前提前到达。例如，对于上升沿触发的 ICG，使能信号必须在下一个上升沿之前满足建立时间。

  3. 保持时间检查：使能信号在时钟沿之后必须保持稳定一段时间。

  4. 亚稳态风险：如果使能信号是异步的（例如来自不同时钟域），则可能违反建立/保持时间，导致输出时钟出现毛刺或亚稳态。亚稳态可能导致下游触发器采样错误数据。

  5. MTBF 计算：亚稳态概率与时钟频率和使能信号变化频率成正比。MTBF 公式给出了平均无故障时间。设计通常要求 MTBF 远大于产品寿命（例如 > 1000 年）。

  6. 降低风险：同步器链（两级或更多触发器）可用于同步异步使能信号，降低亚稳态概率。但同步器引入延迟，需在时序中考虑。

  7. 工具检查：静态时序分析工具检查使能信号的建立/保持时间。对于异步使能，需手动插入同步器或使用工具检查 MTBF。

     软件依赖：静态时序分析工具（如 PrimeTime）；亚稳态分析工具。

     硬件依赖：时钟门控单元库中的时序参数（T_setup, T_hold, τ, τ_0）。

     应用场景：时钟门控设计验证，确保使能信号时序正确，评估亚稳态风险。

     时间复杂度：时序检查 O(E)，E 为时序端点数量。

     空间复杂度：存储时序裕量 O(N)，N 为节点数。

---

编号：797​

类型：物理设计，布线

领域：通孔阵列优化与天线效应修复

数学领域：图论，最小割

数学分析：天线效应是制造过程中，金属线暴露在等离子体中会积累电荷，如果连接到栅氧，可能导致栅氧击穿。通过插入二极管或跳线层可修复。优化问题：在满足设计规则下，选择最少的跳线或二极管位置以消除天线违例。可建模为最小割问题。

数学方程式名称及方程表达：

天线比率检查：对于每段金属，其面积与所连接栅氧面积之比不得超过阈值 R_max。即 A_metal / A_gate ≤ R_max。

修复方法：

1. 跳线（层跳跃）：将长金属线断开，通过通孔连接到上层金属，再绕回，从而减少单段金属面积。

2. 插入二极管：在信号线和电源/地之间插入反向二极管，泄放电荷。

   优化目标：最小化修复成本，如二极管面积或额外通孔数。

   可建模为最小割：将金属线段视为图节点，边表示连接关系，违例边权重为无穷大，修复边（跳线或二极管）有权重，求最小割使得从积累电荷节点到栅氧节点的路径被切断。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     A_metal：金属线段面积（长度 × 宽度）。

     A_gate：所连接栅氧的总面积（所有晶体管栅面积之和）。

     R_max：最大允许天线比率，由工艺规定。

     修复成本：跳线（额外通孔和金属）成本 C_jumper，二极管成本 C_diode。

   • 推理过程：

     1. 天线效应：在等离子刻蚀过程中，暴露的金属线会收集电荷。如果该金属线连接到晶体管栅，电荷可能通过栅氧放电，导致栅氧损伤。天线比率越大，风险越高。

     2. 检查：遍历所有金属线段，计算其面积与所连接栅氧面积之比，若超过 R_max，则标记为违例。

     3. 修复方法：

        a. 跳线：将长金属线在中间断开，通过通孔连接到另一层金属，然后绕回。这样，电荷积累在断点处，不会全部流向栅氧。

        b. 插入二极管：在信号线和电源/地之间插入二极管（通常为栅接地二极管）。当金属积累正电荷时，二极管正向导通，泄放电荷。

     4. 优化：修复需要成本（面积、性能）。目标是用最小成本修复所有违例。

     5. 图模型：将电路网络建模为图，节点为金属线段，边为连接关系。违例路径是从积累电荷的金属到栅氧的路径。插入二极管相当于在节点和电源/地之间加边（成本 C_diode）。跳线相当于切断原有边，添加新边（成本 C_jumper）。问题转化为切断所有违例路径的最小割问题。

     6. 求解：使用最大流最小割算法，将违例路径的边容量设为无穷大，修复边容量设为成本，求最小割。

     7. 实际工具：通常使用贪婪算法，优先选择成本低的修复方法，如先尝试跳线，如果不可行再插入二极管。

        软件依赖：物理验证工具（如 Calibre, IC Validator）；天线修复工具。

        硬件依赖：工艺天线规则（R_max）；设计规则（跳线、二极管规则）。

        应用场景：布线后修复天线违例，防止制造过程中栅氧击穿。

        时间复杂度：最小割算法 O(V * E^2)，V 为节点数，E 为边数。贪婪算法 O(V)。

        空间复杂度：存储图结构 O(V+E)。

---

编号：798​

类型：低功耗设计，多电压设计

领域：电平转换器插入与优化

数学领域：图论，最短路径

数学分析：多电压设计中，不同电压域之间信号需要电平转换器（level shifter）进行电压转换。电平转换器有延迟和面积开销。优化问题：在电压域边界插入电平转换器，最小化总开销（面积、功耗、延迟），同时满足时序约束。可建模为最小割或最短路径问题。

数学方程式名称及方程表达：

电平转换器模型：延迟 D_ls，面积 A_ls，功耗 P_ls。

信号网络：从驱动单元（在电压域 V1）到接收单元（在电压域 V2）的路径，如果 V1 ≠ V2，则需要电平转换器。

优化目标：最小化 Σ (A_ls + α * D_ls + β * P_ls)，其中 α, β 是权重。

约束：插入电平转换器后，路径延迟必须满足时序约束。

如果电平转换器可放置在路径中间，则问题类似于在图中选择位置以最小化总开销。

数学方程式的参数列表与逐步推理过程：

• 参数：

  V1, V2：电压域电压值。

  D_ls：电平转换器延迟（与电压差、负载相关）。

  A_ls：电平转换器面积。

  P_ls：电平转换器功耗。

  α, β：延迟和功耗的权重因子。

  时序约束：路径延迟 ≤ 时钟周期 - 建立时间。

• 推理过程：

  1. 电平转换器必要性：当信号从低电压域到高电压域，需要提升电压以保证噪声容限；从高到低，需要降低电压以减少功耗和过冲。电平转换器通常放置在被驱动电压域内。

  2. 问题建模：将电路网表表示为图，节点为单元，边为信号连接。标记每个节点的电压域。对于每条从电压域 A 到 B 的边，如果 A≠B，则需要插入电平转换器。

  3. 插入点选择：电平转换器可以插入在驱动单元后（推入驱动域）或接收单元前（拉出接收域），或在路径中间。不同位置影响延迟和布线。通常，从低到高转换，电平转换器放在高电压域；从高到低，放在低电压域。

  4. 优化目标：最小化总开销，包括面积、延迟和功耗。延迟开销包括电平转换器自身延迟和因插入导致的布线延迟增加。

  5. 时序考虑：插入电平转换器增加路径延迟，可能导致违例。需要检查所有路径，确保满足时序。如果违例，可能需要调整电压域分配或优化路径。

  6. 算法：遍历所有信号线，识别需要电平转换器的连接。然后，根据负载和电压差选择电平转换器尺寸（驱动强度）。最后，进行时序分析，如果违例，考虑插入缓冲器或调整电平转换器位置。

  7. 扩展：如果电压域可动态调整，电平转换器需支持双向电压转换。

     软件依赖：低功耗设计工具（如 UPF/CPF 工具）；电平转换器插入工具；时序分析工具。

     硬件依赖：电平转换器库（多种尺寸）；电压域定义。

     应用场景：多电压设计，确保信号在不同电压域间正确传输，满足时序和功耗要求。

     时间复杂度：遍历所有信号线 O(E)，E 为连接数。时序分析 O(P)，P 为路径数。

     空间复杂度：存储电压域信息和电平转换器位置 O(N)，N 为单元数。

---

编号：799​

类型：时序分析，先进工艺

领域：时钟不确定性（Clock Uncertainty）建模与预算

数学领域：统计学，预算分配

数学分析：时钟不确定性包括时钟抖动（jitter）、时钟偏斜（skew）和其他变化。在时序签核中，需要分配时钟不确定性预算给建立时间和保持时间检查。建立时间不确定性减少时序裕量，保持时间不确定性增加裕量。预算需基于实际芯片测量或仿真。

数学方程式名称及方程表达：

建立时间检查：T_data_arrival_max + T_setup ≤ T_clk_capture_min + T_cycle - T_uncertainty_setup。

保持时间检查：T_data_arrival_min ≥ T_clk_capture_max + T_hold + T_uncertainty_hold。

其中 T_uncertainty_setup 和 T_uncertainty_hold 是时钟不确定性预算。

不确定性组成：T_uncertainty = √(T_jitter² + T_skew² + T_other²)，其中 T_jitter 是时钟抖动，T_skew 是时钟偏斜，T_other 是其他不确定性（如电源噪声）。

预算分配：在芯片级、模块级、路径级分配不确定性，确保总和不超过总预算。

数学方程式的参数列表与逐步推理过程：

• 参数：

  T_uncertainty_setup：建立时间不确定性预算。

  T_uncertainty_hold：保持时间不确定性预算。

  T_jitter：时钟抖动，包括随机抖动（RJ）和确定性抖动（DJ）。

  T_skew：时钟偏斜，时钟树综合后的实际偏斜。

  T_other：其他来源，如电源噪声引起的时钟周期变化。

  T_cycle：时钟周期。

• 推理过程：

  1. 时钟不确定性来源：

     a. 时钟抖动：PLL 或时钟发生器产生的时钟周期变化，通常为随机过程，可用高斯分布建模。

     b. 时钟偏斜：时钟树综合后，时钟到达不同触发器的实际时间差。

     c. 电源噪声：导致时钟缓冲器延迟变化，引起额外不确定性。

  2. 建立时间不确定性：建立时间检查要求数据在时钟捕获沿之前稳定。时钟不确定性（如抖动）使得捕获沿可能提前，因此需要留出裕量。T_uncertainty_setup 通常包括抖动、偏斜和电源噪声的贡献。

  3. 保持时间不确定性：保持时间检查要求数据在时钟捕获沿之后保持稳定。时钟不确定性（如抖动）使得捕获沿可能推迟，因此需要增加保持时间裕量。T_uncertainty_hold 通常与 T_uncertainty_setup 相同或不同。

  4. 预算分配：在顶层设计，总不确定性由系统要求决定（如 100ps）。然后，将预算分配到各个模块和时钟路径。例如，PLL 贡献 30ps 抖动，时钟树贡献 20ps 偏斜，电源噪声贡献 10ps，其他 10ps，总和 70ps，留 30ps 余量。

  5. 统计合并：如果各分量独立，总不确定性为其平方和的平方根（RSS）。但通常采用线性相加，更保守。

  6. 在时序分析中，工具在时钟路径上应用不确定性，减少有效时钟周期。

     软件依赖：静态时序分析工具（如 PrimeTime）；时钟抖动分析工具。

     硬件依赖：PLL 抖动特性；时钟树偏斜数据；电源噪声分析。

     应用场景：时序签核，设置时钟不确定性预算，确保在真实条件下芯片时序满足。

     时间复杂度：在时序分析中应用不确定性，复杂度不变。

     空间复杂度：存储不确定性预算 O(C)，C 为时钟域数。

---

编号：800​

类型：物理设计，布局规划

领域：芯片尺寸与封装引脚协同优化

数学领域：布局优化，约束满足

数学分析：芯片尺寸受核心面积、I/O 数量和封装限制影响。封装引脚数量、间距和布局决定芯片 I/O 环的尺寸。需要协同优化芯片尺寸和引脚分配，最小化芯片面积和布线拥挤，同时满足封装约束。可建模为二维布局问题，包含 I/O 焊盘和凸点布局。

数学方程式名称及方程表达：

目标函数：最小化芯片面积 A_chip = W * H，其中 W 和 H 是芯片宽度和高度。

约束：

1. 核心面积约束：W * H ≥ A_core + A_io_ring，其中 A_core 是核心逻辑面积，A_io_ring 是 I/O 环面积。

2. I/O 数量约束：芯片周边可放置的 I/O 焊盘数量 ≥ N_io，即 2*(W+H) * d_io ≥ N_io，其中 d_io 是 I/O 焊盘密度（每单位长度的焊盘数）。

3. 封装约束：引脚布局必须匹配封装焊球或引脚阵列。例如，如果封装是球栅阵列（BGA），则芯片凸点必须与 BGA 焊球对齐。

4. 电源完整性约束：电源/地引脚数量足够以满足电流需求。

   优化变量：芯片宽度 W 和高度 H，I/O 焊盘位置，凸点布局。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     W, H：芯片宽度和高度。

     A_core：核心逻辑面积（由布局规划决定）。

     A_io_ring：I/O 环面积，取决于 I/O 焊盘数量和尺寸。

     N_io：所需的 I/O 信号数量。

     d_io：I/O 焊盘密度（焊盘数/毫米）。

     BGA 焊球间距：封装焊球间距（如 1mm）。

     电源/地电流需求：I_total，每个电源/地引脚电流能力 I_per_pin，所需电源/地引脚数 N_pg = I_total / I_per_pin。

   • 推理过程：

     1. 核心面积估计：根据逻辑规模和布局效率，估算核心逻辑所需面积 A_core。

     2. I/O 环面积：I/O 焊盘通常排列在芯片四周。I/O 环宽度取决于焊盘尺寸和布线通道。I/O 环面积 A_io_ring 近似为 2*(W+H) * w_io，其中 w_io 是 I/O 环宽度。

     3. 芯片尺寸：初始芯片尺寸由 A_core + A_io_ring 决定，但还需满足 I/O 数量约束。如果 I/O 数量多，可能需要增大芯片周长，从而增加尺寸。

     4. 封装匹配：对于倒装芯片（flip-chip），芯片上的凸点（bump）需要与封装基板上的焊球对齐。凸点布局需满足间距规则，并尽量短距离连接到 I/O 焊盘。

     5. 电源/地规划：电源和地引脚需要均匀分布，以满足电流需求和降低电感。根据总电流和每个引脚能力计算所需电源/地引脚数。

     6. 协同优化：迭代过程：

        a. 基于核心面积和 I/O 数量，初估芯片尺寸。

        b. 尝试放置 I/O 焊盘和凸点，检查是否满足封装规则。

        c. 如果不满足，调整芯片尺寸或 I/O 排列。

        d. 进行电源网络分析，检查 IR 压降，必要时增加电源/地引脚。

     7. 目标是最小化芯片面积（降低成本），同时满足所有约束。

        软件依赖：布局规划工具（如 IC Compiler, Innovus）；封装设计工具；电源完整性工具。

        硬件依赖：封装规格（引脚数、间距、尺寸）；I/O 库。

        应用场景：芯片布局规划和 I/O 规划，确定芯片尺寸和引脚布局，确保可封装性和性能。

        时间复杂度：布局规划迭代，复杂度 O(N log N)，N 为 I/O 和凸点数量。

        空间复杂度：存储布局和约束 O(N)。

---

编号：801​

类型：低功耗设计，动态电压频率缩放（DVFS）

领域：DVFS 控制环路稳定性分析

数学领域：控制理论，传递函数

数学分析：DVFS 系统通过反馈控制调整电压和频率以适应工作负载。控制环路包括性能监视器、控制器、电压调节器（VR）和时钟发生器。需要分析环路稳定性，确保电压和频率平滑变化，无振荡。建模为离散时间控制系统，分析相位裕度和增益裕度。

数学方程式名称及方程表达：

系统模型：

性能监视器：测量实际性能（如指令吞吐量）与目标性能的误差 e(n) = P_target - P_actual(n)。

控制器：常用 PID 控制器，输出控制信号 u(n) = K_p e(n) + K_i Σ e(k) + K_d (e(n) - e(n-1))。

电压调节器：传递函数 G_v(s) = V_out(s) / V_ctrl(s) = A_v / (1 + s/ω_v)，其中 A_v 是增益，ω_v 是带宽。

时钟发生器：频率 f 与电压 V 的关系 f = k (V - V_th)^β / V，线性化后 Δf = K_fv ΔV。

延迟：电压调节和频率切换引入延迟 T_d。

开环传递函数：L(s) = K_c * G_v(s) * e^{-sT_d} * K_fv，其中 K_c 是控制器增益。

稳定性条件：相位裕度 > 45°，增益裕度 > 10 dB。

数学方程式的参数列表与逐步推理过程：

• 参数：

  e(n)：性能误差。

  P_target：目标性能。

  P_actual：实际性能。

  K_p, K_i, K_d：PID 控制器参数。

  G_v(s)：电压调节器传递函数。

  A_v：电压调节器直流增益。

  ω_v：电压调节器带宽。

  K_fv：频率对电压的灵敏度系数。

  T_d：总延迟（包括测量、控制、调节延迟）。

  L(s)：开环传递函数。

• 推理过程：

  1. 系统组成：DVFS 控制系统根据工作负载调整电压和频率。性能监视器（如性能计数器）测量当前性能，与目标比较产生误差。控制器根据误差计算所需的电压和频率设定点。电压调节器将电压调整到设定点，时钟发生器调整频率。

  2. 建模：将系统建模为离散时间或连续时间控制系统。电压调节器通常为一阶低通模型。频率与电压的关系是非线性的，但在工作点附近可线性化。

  3. 延迟：从性能测量到电压/频率调整存在延迟，包括测量窗口、控制器计算时间、电压调节器响应时间等。延迟环节 e^{-sT_d} 对稳定性不利。

  4. 控制器设计：常用 PI 控制器，比例项快速响应误差，积分项消除静差。参数 K_p 和 K_i 需选择以保证稳定性和响应速度。

  5. 稳定性分析：计算开环传递函数 L(s) 的波特图，检查增益穿越频率处的相位裕度和增益裕度。延迟会引入相位滞后，可能降低相位裕度。

  6. 设计准则：通常要求相位裕度 > 45°，增益裕度 > 10 dB。可以通过调整控制器参数或增加补偿网络来满足。

  7. 瞬态响应：阶跃负载变化下，电压和频率应平滑过渡，无过冲或振荡。

     软件依赖：控制系统设计工具（如 MATLAB Simulink）；DVFS 固件。

     硬件依赖：电压调节器模型；时钟发生器模型；性能监视器。

     应用场景：DVFS 控制器设计，确保电压频率调整稳定，避免系统振荡。

     时间复杂度：控制环运行频率通常为 kHz 量级，计算复杂度 O(1)。

     空间复杂度：存储控制器状态 O(1)。

---

编号：802​

类型：测试，可测试性设计（DFT）

领域：逻辑内置自测试（BIST）的测试点插入优化

数学领域：图论，集合覆盖

数学分析：BIST 通过片上测试发生器（LFSR）和响应分析器（MISR）实现自测试。但随机测试可能对某些故障覆盖率低。插入测试点（控制点和观测点）可提高随机测试的故障覆盖率。优化问题：在面积和时序约束下，选择最少的测试点位置，最大化故障覆盖率。

数学方程式名称及方程表达：

故障模拟：对于每个故障 f，计算其随机模式检测概率 p(f)。

测试点插入：控制点（control point）将节点置为可控，观测点（observation point）将节点状态引入 MISR。

插入控制点提高该节点可控性，从而增加故障激活概率；插入观测点提高可观测性，增加故障传播概率。

优化目标：最大化总故障覆盖率，即 Σ p(f) after insertion，约束为测试点总数 ≤ N_max，且测试点引入的延迟增量 ≤ ΔD_max。

可建模为集合覆盖：每个测试点覆盖一组故障（提高其检测概率），选择最小测试点集合覆盖所有故障或达到目标覆盖率。

数学方程式的参数列表与逐步推理过程：

• 参数：

  f：故障。

  p(f)：故障 f 的随机模式检测概率。

  N_max：最大允许测试点数。

  ΔD_max：允许的最大延迟增量。

  控制点：增加节点可控性，例如通过多路复用器将节点连接至 LFSR。

  观测点：增加节点可观测性，例如通过多路复用器将节点连接至 MISR。

• 推理过程：

  1. BIST 原理：使用 LFSR 生成伪随机测试向量，MISR 压缩输出响应。但随机测试对某些故障（如冗余故障、随机模式抵抗故障）检测概率低。

  2. 测试点：

     a. 控制点：将难以控制的节点（如深层逻辑）通过多路复用器连接到 LFSR，提高其可控性，从而增加故障激活概率。

     b. 观测点：将难以观测的节点连接到 MISR，提高可观测性，使故障效应更容易传播到观察点。

  3. 故障检测概率：通过故障模拟评估每个故障在随机模式下的检测概率 p(f)。p(f) 低的故障称为随机模式抵抗故障。

  4. 测试点效益：插入测试点可提高某些故障的检测概率。每个测试点会影响一组故障。

  5. 优化问题：选择一组测试点，使得总覆盖率最大化，且测试点数量和延迟开销在约束内。由于测试点之间可能有重叠影响，这是集合覆盖的加权版本。

  6. 求解：使用贪婪算法，每次选择效益成本比最高的测试点（效益为覆盖的新增故障数，成本为面积和延迟开销），直到达到覆盖率目标或测试点数上限。

  7. 延迟考虑：测试点引入多路复用器，增加路径延迟。需要检查时序违例，避免插入在关键路径上。

     软件依赖：BIST 插入工具（如 Tessent LogicBIST）；故障模拟器；测试点优化工具。

     硬件依赖：BIST 控制器（LFSR, MISR）；测试点多路复用器。

     应用场景：提高 BIST 的故障覆盖率，减少对外部测试仪的依赖。

     时间复杂度：故障模拟 O(F * P)，F 为故障数，P 为模式数。贪婪算法 O(N * F)，N 为测试点数。

     空间复杂度：存储故障检测概率和测试点影响 O(F * N)。

---

编号：803​

类型：物理设计，布线

领域：全局布线中的层分配优化

数学领域：图着色，整数线性规划

数学分析：全局布线将线网分配到布线网格的边，层分配决定每条边使用哪个金属层。不同层的布线资源（轨道数）和电气特性（电阻、电容）不同。优化目标：最小化总代价（如延时、串扰），同时满足每层轨道容量约束。可建模为多商品流问题的扩展，其中每条边有层选择变量。

数学方程式名称及方程表达：

变量：对于线网 k 的每条边 e，定义二进制变量 x_{e,l}^k = 1 表示线网 k 使用边 e 的层 l。

目标：最小化 Σ Σ c{e,l} * x{e,l}^k，其中 c_{e,l} 是边 e 使用层 l 的代价（如延时、串扰敏感度）。

约束：

1. 流量守恒：对于每个线网 k，在每个节点，流入等于流出，且考虑层变化需通过通孔。

2. 容量约束：对于每条边 e 和层 l，Σ_k x{e,l}^k ≤ cap{e,l}，其中 cap_{e,l} 是边 e 在层 l 的容量（轨道数）。

3. 通孔约束：如果线网在边 e 上从层 l 切换到层 l'，需要插入通孔，通孔数量受限制。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     k：线网索引。

     e：全局布线边索引。

     l：金属层索引。

     x_{e,l}^k：二进制决策变量。

     c_{e,l}：代价，可能与层特性（电阻、电容）和拥挤度相关。

     cap_{e,l}：边 e 在层 l 的容量（可用轨道数）。

   • 推理过程：

     1. 层特性：高层金属通常更厚，电阻更低，适合长距离布线；低层金属更薄，适合短距离和局部布线。不同层的电容和串扰特性也不同。

     2. 问题建模：在全局布线后，每条边已分配给线网，但尚未指定层。层分配需要为每条边选择层，使得线网连通，且不超出每层容量。

     3. 目标函数：代价 c_{e,l} 可包括：

        a. 延时代价：使用高层金属电阻小，延时小。

        b. 串扰代价：敏感线网避免与嘈杂线网同层相邻。

        c. 通孔代价：层切换需要通孔，通孔有电阻和电容开销。

     4. 约束：容量约束确保每层布线资源不超限。流量守恒约束确保线网连通性，允许层切换（通过通孔）。

     5. 求解：该问题是 NP-hard。常用分层方法：首先将所有线网分配到一个层（如最低层），然后根据拥挤度逐步提升某些线网的层。或者使用整数线性规划求解小规模问题。

     6. 通孔优化：层切换时，通孔位置应选择在拥挤度低的区域，并尽量减少通孔数量。

     7. 与全局布线协同：层分配可与全局布线同时进行，即在布线时考虑层选择，但复杂度更高。

        软件依赖：全局布线工具（如 NCTUgr, BFG-R）；层分配算法。

        硬件依赖：金属层堆叠信息；每层布线资源。

        应用场景：布线层分配，优化延时、串扰和拥挤，提高布通率。

        时间复杂度：整数线性规划是 NP-hard，启发式算法 O(K * E * L)，K 为线网数，E 为边数，L 为层数。

        空间复杂度：存储变量和约束 O(K * E * L)。

---

编号：804​

类型：时序分析，先进工艺

领域：时序库特征化与非线性延迟模型

数学领域：曲面拟合，插值

数学分析：标准单元延迟和输出转换时间是输入转换时间和输出负载电容的函数。库特征化通过 SPICE 仿真在不同输入转换时间和负载电容下测量延迟，然后建立查找表或解析模型。常用非线性模型为二维查找表，通过双线性插值计算任意点的延迟。

数学方程式名称及方程表达：

延迟模型：D = f(T, C)，其中 T 是输入转换时间，C 是负载电容。

查找表：在离散点 (T_i, C_j) 处仿真得到延迟值 D_{ij}。

双线性插值：对于任意 (T, C)，找到最近的四个点 (T_i, C_j), (T{i+1}, C_j), (T_i, C{j+1}), (T{i+1}, C{j+1})，则

D

编号：804​

类型：时序分析，先进工艺

领域：时序库特征化与非线性延迟模型

数学领域：曲面拟合，插值

数学分析：标准单元延迟和输出转换时间是输入转换时间和输出负载电容的函数。库特征化通过SPICE仿真在不同输入转换时间和负载电容下测量延迟，然后建立查找表或解析模型。常用非线性模型为二维查找表，通过双线性插值计算任意点的延迟。

数学方程式名称及方程表达：

延迟模型：D = f(T, C)，其中T是输入转换时间，C是负载电容。

查找表：在离散点(T_i, C_j)处仿真得到延迟值D_{ij}。

双线性插值：对于任意(T, C)，找到最近的四个点(T_i, C_j), (T{i+1}, C_j), (T_i, C{j+1}), (T{i+1}, C{j+1})，则

D = (1 - α)(1 - β) D{i,j} + α(1-β) D{i+1,j} + (1-α)β D{i,j+1} + αβ D{i+1,j+1}，

其中α = (T - T_i) / (T{i+1} - T_i)，β = (C - C_j) / (C{j+1} - C_j)。

数学方程式的参数列表与逐步推理过程：

• 参数：

  D：单元延迟（或输出转换时间）。

  T：输入转换时间（通常从20%到80%的时间）。

  C：负载电容。

  T_i, C_j：查找表的网格点。

  D_{ij}：在(T_i, C_j)处的延迟值。

  α, β：归一化距离。

• 推理过程：

  1. 特征化过程：对每个标准单元，在多种输入转换时间和负载电容组合下进行SPICE仿真，测量延迟（从输入50%到输出50%）和输出转换时间。

  2. 建立查找表：将T和C的范围离散化，形成网格。每个网格点对应一个仿真值。

  3. 插值：在实际时序分析中，输入转换时间和负载电容是连续值，通过双线性插值计算延迟。双线性插值是二维线性插值，先在T方向线性插值两次得到C_j和C_{j+1}处的值，然后在C方向线性插值。

  4. 外推：如果(T, C)在查找表范围外，则使用最近的点或线性外推。

  5. 模型精度：查找表越密，精度越高，但库文件体积越大。通常T和C各取5~10个点。

  6. 先进模型：随着工艺进步，延迟还受输入波形形状、电源电压、温度等影响，因此库特征化可能包括多维度查找表（如加入电压、温度）。

  7. 在静态时序分析中，工具根据实际输入转换时间和负载电容查表计算延迟，然后进行时序检查。

     软件依赖：库特征化工具（如SiliconSmart）；SPICE仿真器；时序分析工具。

     硬件依赖：标准单元SPICE模型。

     应用场景：标准单元延迟建模，用于静态时序分析。

     时间复杂度：查表插值O(1)，但特征化仿真需要大量时间。

     空间复杂度：存储查找表O(m*n)，m和n为网格大小。

---

编号：805​

类型：物理设计，时钟树综合

领域：时钟树缓冲器插入与尺寸优化

数学领域：动态规划，图论

数学分析：时钟树综合中，需要插入缓冲器以驱动长互连，减少时钟偏斜和延迟。缓冲器尺寸选择影响延迟、功耗和面积。优化问题：在时钟树的每个节点选择缓冲器尺寸，以最小化总功耗或面积，同时满足偏斜、延迟和转换时间约束。可建模为树上的动态规划。

数学方程式名称及方程表达：

时钟树模型：以时钟源为根，触发器时钟引脚为叶的树。每个节点i有负载电容C_i，上游电阻R_i，延迟D_i。

缓冲器模型：缓冲器k有输入电容c_k，驱动电阻r_k，内部延迟d_k，功耗p_k。

目标：最小化总功耗Σ p_k 或总面积Σ a_k。

约束：

1. 偏斜约束：对于任意两个叶节点i,j，|D_i - D_j| ≤ T_skew。

2. 转换时间约束：每个节点的输出转换时间T_trans ≤ T_max。

3. 延迟约束：从根到叶的延迟D_i ≤ T_max_delay。

   动态规划：从叶向根，计算每个节点的候选解（尺寸选择下的电容、延迟、功耗等），并合并子树。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     i, j：节点索引。

     C_i：节点i的负载电容（包括子树电容和线电容）。

     R_i：节点i上游电阻（包括线电阻）。

     D_i：从根到节点i的延迟。

     缓冲器k的参数：输入电容c_k，驱动电阻r_k，内部延迟d_k，功耗p_k，面积a_k。

     T_skew：最大允许时钟偏斜。

     T_max：最大允许转换时间。

     T_max_delay：最大允许时钟延迟。

   • 推理过程：

     1. 缓冲器作用：时钟树中插入缓冲器可以中继信号，降低互连RC延迟，改善转换时间，并平衡延迟以减少偏斜。

     2. 尺寸选择：大缓冲器驱动能力强，但输入电容大，功耗和面积大；小缓冲器反之。需要权衡。

     3. 动态规划：从叶节点开始，每个节点维护一组候选解，每个解对应一个缓冲器尺寸选择，记录该节点的总电容、到达时间、功耗等。然后向上合并：当两个子树的解合并到父节点时，考虑父节点到子节点的连线RC，并可能插入缓冲器。合并时修剪劣解（如相同电容下延迟和功耗更大的解）。

     4. 偏斜约束：在合并时，需要保证子树的到达时间差不超过偏斜约束。可以通过插入延迟（缓冲器或导线）来调整。

     5. 转换时间约束：每个节点的输出转换时间取决于驱动电阻和负载电容。需确保转换时间不超过上限，否则信号质量差。

     6. 功耗优化：目标是最小化总功耗，包括缓冲器功耗和时钟网络功耗。动态规划中，每个候选解记录功耗，选择功耗最小的解。

     7. 最终，在根节点选择满足所有约束且功耗最小的解，然后回溯得到每个节点的缓冲器尺寸。

        软件依赖：时钟树综合工具（如ICC, Innovus）；缓冲器库。

        硬件依赖：缓冲器单元库（多种尺寸）。

        应用场景：时钟树综合中的缓冲器插入，优化时钟性能、功耗和面积。

        时间复杂度：动态规划，每个节点候选解数量有限，复杂度O(N * S^2)，N为节点数，S为缓冲器尺寸种类。

        空间复杂度：存储每个节点的候选解O(N * S)。

---

编号：806​

类型：低功耗设计，电源门控

领域：电源门控唤醒时间与冲击电流优化

数学领域：电路分析，微分方程

数学分析：电源门控域唤醒时，开关晶体管打开，对虚拟电源网络充电，产生冲击电流。冲击电流过大可能导致电源噪声。唤醒时间由开关尺寸和虚拟电源网络电容决定。优化目标：在满足唤醒时间约束下，最小化冲击电流峰值。分析RC电路模型。

数学方程式名称及方程表达：

电源门控域模型：开关晶体管等效为电阻R_sw，虚拟电源网络等效为电容C_virt和电阻R_virt。

唤醒过程：开关闭合，电源通过R_sw对C_virt充电。电压方程：V_virt(t) = Vdd (1 - e^{-t/(R_sw C_virt)})。

唤醒时间T_wakeup定义为V_virt达到稳定值百分比（如95%）的时间：T_wakeup ≈ 3 R_sw C_virt。

冲击电流：I_inrush(t) = (Vdd - V_virt(t)) / R_sw = (Vdd / R_sw) e^{-t/(R_sw C_virt)}。峰值I_peak = Vdd / R_sw，发生在t=0。

优化：给定T_wakeup约束，选择R_sw以满足T_wakeup ≤ T_max。但R_sw小则I_peak大，需折衷。

可引入渐开启电路（slew-rate control）限制电流斜率。

数学方程式的参数列表与逐步推理过程：

• 参数：

  R_sw：开关晶体管导通电阻。

  C_virt：虚拟电源网络总电容（包括门电容和去耦电容）。

  V_virt：虚拟电源电压。

  T_wakeup：唤醒时间，通常从唤醒信号有效到V_virt达到目标电压（如95% Vdd）的时间。

  I_peak：冲击电流峰值。

  T_max：最大允许唤醒时间。

• 推理过程：

  1. 唤醒过程：电源门控域关闭时，虚拟电源电压降至0。唤醒时，开关晶体管打开，电源对虚拟电源网络充电。

  2. RC模型：开关电阻R_sw和虚拟电源电容C_virt构成一阶RC电路。电压按指数上升。

  3. 唤醒时间：T_wakeup ≈ 3 R_sw C_virt（达到95% Vdd）。为了满足唤醒时间要求，需要R_sw ≤ T_max / (3 C_virt)。

  4. 冲击电流：峰值电流发生在开关打开瞬间，I_peak = Vdd / R_sw。为了减小I_peak，需要增大R_sw，但这会增大唤醒时间，存在矛盾。

  5. 优化：通常开关尺寸（宽度W）越大，R_sw越小，唤醒时间越短，但I_peak越大。需要选择W使得T_wakeup ≤ T_max且I_peak不超过允许值。

  6. 冲击电流限制：过大的冲击电流会导致电源网络电压跌落，影响其他电路。因此，需要限制I_peak。方法包括：

     a. 渐开启控制：将开关分成多个小开关，依次打开，使电流缓慢增加。

     b. 电流限制电路：检测电流并控制开关栅极电压。

  7. 设计步骤：根据唤醒时间要求计算所需最大R_sw，根据冲击电流要求计算最小R_sw，取折衷。如果矛盾，则采用渐开启控制。

  8. 实际中，虚拟电源网络有分布RC，需用更复杂的模型。

     软件依赖：电源完整性分析工具（如RedHawk, Voltus）；电路仿真器（SPICE）。

     硬件依赖：开关晶体管模型；虚拟电源网络寄生参数。

     应用场景：电源门控设计，确定开关尺寸和唤醒序列，满足唤醒时间和冲击电流要求。

     时间复杂度：电路仿真O(n)，n为节点数。

     空间复杂度：存储电路矩阵O(n)。

---

编号：807​

类型：测试，可测试性设计（DFT）

领域：扫描链平衡与扫描测试时间优化

数学领域：负载均衡，组合优化

数学分析：扫描链平衡是将扫描触发器分配到多条扫描链，使各链长度尽可能相等，以减少测试时间。测试时间由最长扫描链决定。优化问题：将N个扫描触发器分配到M条扫描链，最小化最长链长度，同时考虑物理位置以减少布线开销。可建模为装箱问题。

数学方程式名称及方程表达：

设扫描触发器集合S，|S|=N。需要分配到M条扫描链。

定义决策变量x_{i,j} = 1表示触发器i分配到链j。

目标：最小化最长链长度L_max，其中L_j = Σ_i x_{i,j}。

约束：每个触发器必须分配到一条链：Σ_j x_{i,j} = 1。

理想平衡：L_max ≥ ceil(N/M)，但需考虑物理位置。

考虑布线代价：加入距离项，最小化总布线长度。

数学方程式的参数列表与逐步推理过程：

• 参数：

  i：扫描触发器索引，i=1..N。

  j：扫描链索引，j=1..M。

  x_{i,j}：二进制决策变量。

  L_j：链j的长度（触发器数）。

  L_max：max_j L_j，最长链长度。

  d_{i,j}：触发器i到扫描链j入口的估计距离。

• 推理过程：

  1. 测试时间：扫描测试时间主要由扫描移位的周期数决定。如果各链长度不等，测试时间由最长链决定，因为测试仪需移位直到最长链数据移出。因此，平衡扫描链可减少测试时间。

  2. 理想情况：如果N能被M整除，每条链长度为N/M，则测试时间最优。否则，最长链长度为ceil(N/M)。

  3. 问题建模：将N个触发器分配到M条链，使得最长链最小，这是经典的装箱问题（bin packing）。装箱问题是NP-hard，但存在近似算法。

  4. 算法：

     a. 首先按触发器物理位置聚类，将相邻触发器分配到同一链，以减少布线长度。

     b. 然后使用首次适应（First-Fit）或最佳适应（Best-Fit）算法分配，目标是最小化最长链。

  5. 考虑物理位置：如果只考虑链长平衡，可能触发器分散，导致扫描链布线很长。因此，需在平衡和布线长度之间权衡。目标函数可设为最小化α * L_max + β * Σ Σ d{i,j} x{i,j}，其中α和β是权重。

  6. 实际约束：扫描链通常按物理位置组织，如从左到右或按模块划分。工具会尽量将相邻触发器放在同一链。

  7. 最终，扫描链平衡后，最长链长度决定了扫描移位周期数，从而影响测试时间。

     软件依赖：DFT插入工具（如Tessent, DFT Compiler）；扫描链平衡算法。

     硬件依赖：扫描触发器数量；扫描链数量由测试仪通道数决定。

     应用场景：扫描链设计，减少测试时间，降低测试成本。

     时间复杂度：装箱问题启发式算法O(N log N)。

     空间复杂度：存储分配矩阵O(N*M)，但通常M远小于N。

---

编号：808​

类型：物理设计，布局规划

领域：模块形状优化与布局规划

数学领域：矩形包装，组合优化

数学分析：布局规划中，需放置多个矩形模块（硬核或软核）到芯片区域内，最小化面积、线长等。模块形状可优化（软核可调整长宽比）。问题：给定多个模块，每个模块面积固定，但长宽比可变，确定各模块形状和位置，最小化芯片面积和线长。可建模为混合整数线性规划。

数学方程式名称及方程表达：

模块i：面积A_i固定，宽度w_i和高度h_i可变，满足w_i * h_i ≥ A_i，且长宽比约束r_min ≤ w_i/h_i ≤ r_max。

位置变量：(x_i, y_i)为模块左下角坐标。

无重叠约束：对于任意两个模块i和j，至少满足以下条件之一：

x_i + w_i ≤ x_j 或 x_j + w_j ≤ x_i 或 y_i + h_i ≤ y_j 或 y_j + h_j ≤ y_i。

可使用大M法线性化：引入二进制变量b{ij}^1, b{ij}^2, b{ij}^3, b{ij}^4，分别表示模块i在j的左边、右边、下边、上边。

例如，i在j左边：x_i + w_i ≤ x_j + M(1 - b_{ij}^1)。

目标：最小化芯片面积W * H，其中W = max_i (x_i + w_i)，H = max_i (y_i + h_i)。

线长目标：最小化总线长Σ Σ c{ij} (|x_i - x_j| + |y_i - y_j|)，其中c{ij}是模块i和j之间的连接权重。

数学方程式的参数列表与逐步推理过程：

• 参数：

  i, j：模块索引。

  A_i：模块i的面积。

  w_i, h_i：模块i的宽度和高度。

  r_min, r_max：模块i允许的最小和最大长宽比。

  (x_i, y_i)：模块i的位置坐标。

  b_{ij}^k：二进制变量，表示模块i和j的相对位置。

  M：足够大的常数。

  W, H：芯片宽度和高度。

  c_{ij}：模块i和j之间的连接权重（如线网数）。

• 推理过程：

  1. 模块形状：对于软核，面积固定，但宽度和高度可在一定范围内变化，以优化布局。长宽比约束由模块特性决定。

  2. 无重叠约束：确保模块不重叠。通常用四个二进制变量表示两个模块的相对位置（左、右、下、上），但至少有一个方向满足。

  3. 目标函数：最小化芯片面积（即包围所有模块的最小矩形面积）和总线长。多目标优化，可加权求和。

  4. 求解：该问题为NP-hard的矩形包装问题。常用启发式算法，如模拟退火、遗传算法、序列对表示等。

  5. 序列对（Sequence Pair）：表示模块的相对位置关系，可将布局问题转化为两个序列的排序问题，然后通过最长公共子序列算法计算位置。

  6. 线长优化：在确定位置后，可通过二次线长模型（如半周长线长）评估线长，并在优化中考虑。

  7. 实际布局规划工具：使用模拟退火，随机扰动模块顺序和形状，评估代价函数（面积+线长），接受较优解，逐渐降温。

  8. 扩展：考虑通道、电源网络、I/O放置等约束。

     软件依赖：布局规划工具（如Floorplanning工具）；优化求解器。

     硬件依赖：模块面积和形状约束。

     应用场景：芯片顶层布局规划，确定模块形状和位置，为后续布局布线提供基础。

     时间复杂度：模拟退火等启发式算法，每次评估O(N^2)，迭代次数多项式。

     空间复杂度：存储模块位置和形状O(N)。

---

编号：809​

类型：时序分析，先进工艺

领域：片上变化（OCV）的统计静态时序分析（SSTA）

数学领域：统计学，概率论

数学分析：SSTA将工艺参数（如L, Vth, Tox）视为随机变量，计算延迟的统计分布。延迟表示为随机变量，通过电路传播，计算路径延迟的分布。常用一阶泰勒展开近似：D = D_nom + Σ (∂D/∂p_i) Δp_i，其中p_i是工艺参数。假设参数服从多元正态分布，则延迟也服从正态分布。

数学方程式名称及方程表达：

延迟模型：D = D_nom + Σ_{i=1}^n S_i Δp_i，其中S_i = ∂D/∂p_i是灵敏度，Δp_i是参数变化。

参数变化Δp_i ~ N(0, σ_i^2)，且参数间可能相关，协方差矩阵为Σ。

则延迟D的方差：Var(D) = S^T Σ S，其中S是灵敏度向量。

路径延迟：P = Σ D_j，则P的方差Var(P) = Σ Var(D_j) + 2 Σ_{j<k} Cov(D_j, D_k)。

如果参数变化在路径上相关，则Cov(D_j, D_k) = S_j^T Σ S_k。

时序检查：建立时间裕量T_slack = T_cycle - (T_data_max - T_clk_min)，其中T_data_max和T_clk_min是随机变量。计算T_slack的分布，得到负时序裕量的概率。

数学方程式的参数列表与逐步推理过程：

• 参数：

  D：单元延迟随机变量。

  D_nom：标称延迟。

  p_i：工艺参数（如晶体管长度、阈值电压、氧化层厚度）。

  S_i：延迟对参数p_i的灵敏度。

  Δp_i：参数变化，均值为0，标准差σ_i。

  Σ：参数协方差矩阵，考虑空间相关性。

  P：路径延迟。

  T_slack：时序裕量。

• 推理过程：

  1. 工艺参数变化：先进工艺中，工艺参数存在随机变化，包括芯片间（die-to-die）和芯片内（within-die）变化。芯片内变化又分为全局变化（影响整个芯片）和局部变化（独立于位置）。

  2. 延迟模型：将延迟在标称点泰勒展开，保留一阶项。灵敏度S_i通过SPICE仿真或解析模型计算。

  3. 延迟方差：假设参数变化服从多元正态分布，则延迟也服从正态分布，方差如上述公式。

  4. 路径延迟：路径由多个单元组成。如果参数变化在路径上完全相关，则路径延迟方差为各单元延迟方差之和；如果独立，则为方差之和。实际中，空间相关性使得单元延迟部分相关。

  5. 相关性建模：常用协方差函数，如指数衰减Cov(p_i, p_j) = σ^2 exp(-d{ij}/L)，其中d{ij}是单元间距离，L是相关长度。

  6. 时序分析：计算每个时序端点（如建立时间检查）的裕量分布。裕量T_slack是随机变量，其均值和方差可通过组合时钟路径和数据路径的延迟分布得到。

  7. 良率计算：计算T_slack < 0的概率，即时序违例概率。要求此概率小于目标值（如0.1%）。

  8. SSTA优点：比传统OCV（固定降额因子）更准确，减少悲观度，但计算复杂。

     软件依赖：统计时序分析工具（如PrimeTime VX）；工艺变化库。

     硬件依赖：工艺变化参数（方差、相关长度）。

     应用场景：先进工艺节点的时序签核，更准确地评估时序良率。

     时间复杂度：计算每个单元的灵敏度和协方差，复杂度O(N * m^2)，N为单元数，m为参数个数。

     空间复杂度：存储协方差矩阵O(N^2)，但通常稀疏。

---

编号：810​

类型：物理设计，布线

领域：详细布线中的设计规则检查（DRC）与修复

数学领域：计算几何，约束满足

数学分析：详细布线后，需检查布线是否满足设计规则，如最小宽度、最小间距、最小面积、通孔覆盖等。违反规则需修复。修复问题可建模为约束满足问题：移动或调整导线以满足规则，同时最小化改动。常用图着色、线性规划等方法。

数学方程式名称及方程表达：

设计规则：

最小宽度：对于每条导线，宽度 ≥ W_min。

最小间距：任意两条同层导线间距 ≥ S_min。

最小面积：导线面积 ≥ A_min，通常对细导线要求。

通孔覆盖：通孔必须被金属充分覆盖，上下层金属重叠 ≥ E_min。

修复问题：给定违反规则集合，调整导线位置或形状，使得所有规则满足。

目标：最小化总改动，如导线移动距离、通孔增加数量等。

可建模为线性约束：对于间距违反，引入变量Δx表示导线移动距离，约束为x_i + w_i + S_min ≤ x_j + Δx_j - Δx_i。

数学方程式的参数列表与逐步推理过程：

• 参数：

  W_min：最小宽度。

  S_min：最小间距。

  A_min：最小面积。

  E_min：通孔覆盖延伸。

  x_i：导线i的位置（左边界）。

  w_i：导线i的宽度。

  Δx_i：导线i的移动距离（变量）。

• 推理过程：

  1. DRC检查：使用几何运算检查所有导线和通孔之间的间距、宽度等。标记违反规则的位置。

  2. 修复方法：

     a. 最小宽度违反：扩大导线宽度。

     b. 最小间距违反：移动导线增加间距。

     c. 最小面积违反：增加导线长度或宽度。

     d. 通孔覆盖违反：扩大金属层或移动通孔。

  3. 优化问题：将修复建模为约束优化，变量为导线位置调整量，目标是最小化总调整量（如Σ |Δx_i| + |Δy_i|），约束为所有规则满足。

  4. 线性规划：如果只考虑一维移动（如水平方向），且规则是线性的，可建模为线性规划。例如，对于间距违反，约束为x_i + w_i + S_min ≤ x_j + Δx_j - Δx_i，其中Δx_i和Δx_j是变量。目标最小化Σ |Δx_i|，可引入辅助变量转化为线性。

  5. 实际复杂性：布线是二维的，且移动一条导线可能影响其他规则，需迭代修复。

  6. 常用算法：基于扫描线算法，按顺序处理违反规则，移动导线。或使用图着色：将冲突的导线视为图节点，冲突边表示间距不足，通过着色（分配不同轨道）解决。

  7. 修复顺序：先修复最小宽度和最小面积，因为它们通常需要局部修改。然后修复间距违反，可能需全局调整。

  8. 通孔修复：调整通孔位置或增加金属扩展。

     软件依赖：物理验证工具（如Calibre, IC Validator）；DRC修复工具。

     硬件依赖：设计规则文件（DRC规则）。

     应用场景：布线后DRC修复，确保制造可行性。

     时间复杂度：DRC检查O(N log N)，修复迭代可能多次。

     空间复杂度：存储几何图形和冲突图O(N)。

---

编号：811​

类型：低功耗设计，多阈值电压设计

领域：多阈值电压单元分配优化

数学领域：组合优化，图论

数学分析：标准单元库提供多种阈值电压（Vth）版本：低阈值电压（LVT）单元速度快但漏电大，高阈值电压（HVT）单元速度慢但漏电小。在时序关键路径使用LVT，非关键路径使用HVT，以减少总漏电功耗。优化问题：在满足时序约束下，为每个单元分配阈值电压，最小化总漏电功耗。可建模为整数线性规划。

数学方程式名称及方程表达：

目标：最小化总漏电功耗P_leak = Σ_i P_leak_i(Vth_i)，其中Vth_i是单元i的阈值电压选择。

约束：对于每条路径，延迟Σ D_i(Vth_i) ≤ T_cycle - T_setup。

其中D_i(Vth_i)是单元i在所选Vth下的延迟。

简化：假设只有两种Vth：LVT和HVT。定义二进制变量x_i = 0表示HVT，1表示LVT。

则延迟D_i(x_i) = D_i_HVT + x_i (D_i_LVT - D_i_HVT)。

漏电功耗P_leak_i(x_i) = P_i_HVT + x_i (P_i_LVT - P_i_HVT)。

目标：最小化Σ P_leak_i(x_i)。

约束：对于每条路径p，Σ_i D_i(x_i) + Σ_wire D_wire ≤ T_cycle - T_setup。

数学方程式的参数列表与逐步推理过程：

• 参数：

  i：单元索引。

  x_i：二进制变量，0表示HVT，1表示LVT。

  D_i_HVT, D_i_LVT：单元i在HVT和LVT下的延迟。

  P_i_HVT, P_i_LVT：单元i在HVT和LVT下的漏电功耗。

  T_cycle：时钟周期。

  T_setup：建立时间。

  路径p：单元序列。

• 推理过程：

  1. 阈值电压影响：低阈值电压单元载流子迁移率高，延迟小，但亚阈值漏电大；高阈值电压单元反之。

  2. 问题建模：在满足时序约束下，尽可能多使用HVT单元以减少漏电。但关键路径必须使用LVT以满足时序。

  3. 整数线性规划：变量x_i表示单元是否使用LVT。目标是最小化总漏电功耗，约束为路径延迟不超过时序约束。

  4. 求解：该问题是NP-hard。常用贪婪算法：开始时所有单元用HVT，进行时序分析，找出违例路径，将违例路径上的单元替换为LVT，迭代直到无违例。但可能过度替换。

  5. 更优方法：使用线性规划松弛或动态规划。考虑单元的弹性（slack），将松弛小的单元分配为LVT。

  6. 实际工具：静态时序分析计算每个单元的松弛（slack）。然后，从松弛最小的单元开始，将其替换为LVT，重新计算时序，直到所有路径满足。也可以同时考虑多个单元，使用线性规划求解。

  7. 扩展：还有多阈值电压（如SVT, LVT, ULVT），选择更多，优化更复杂。

     软件依赖：低功耗设计工具（如Power Opt, PrimeTime PX）；多阈值电压库。

     硬件依赖：标准单元库的多阈值电压版本。

     应用场景：漏电功耗优化，在满足时序下尽可能使用高阈值电压单元。

     时间复杂度：时序分析O(P)，P为路径数。迭代替换，最坏O(N^2)，N为单元数。

     空间复杂度：存储单元延迟和功耗数据O(N)。

---

编号：812​

类型：测试，可测试性设计（DFT）

领域：测试压缩的编码与解码电路设计

数学领域：信息论，布尔代数

数学分析：测试压缩中，测试仪输出压缩后的测试向量，通过片上解压缩电路扩展为内部扫描链的测试向量。解压缩电路通常基于线性反馈移位寄存器（LFSR）和相位转换器。编码电路将确定位编码为LFSR种子。优化目标：最小化测试数据量，同时支持高压缩比和低硬件开销。

数学方程式名称及方程表达：

解压缩电路：输入为种子向量S，通过LFSR和相位转换器生成扫描链输入向量T。

线性系统：T = A * S，其中A是解码矩阵，元素为0/1，由LFSR和相位转换器决定。

编码问题：给定测试立方T_cube（确定位和无关位），寻找种子S使得A*S与T_cube在确定位上一致。

即对于每个确定位位置i，Σ_j A_{ij} S_j = T_cube(i) (mod 2)。

这是一个线性方程组，未知数为S_j。

压缩比 = (扫描链数 × 扫描链长度) / (种子位数 × 测试模式数)。

数学方程式的参数列表与逐步推理过程：

• 参数：

  S：种子向量，长度为L。

  T：扫描链输入向量，长度为N（扫描链数×每链位数）。

  A：N×L解码矩阵，由LFSR和相位转换器结构决定。

  T_cube：测试立方，部分位为确定值（0或1），其他为无关位X。

  方程组：对于每个确定位i，Σ_j A_{ij} S_j = T_cube(i) mod 2。

• 推理过程：

  1. 解压缩结构：LFSR生成伪随机序列，相位转换器（异或网络）将LFSR输出映射到扫描链输入。该映射是线性的，因此T = A * S。

  2. 编码：给定测试立方（由ATPG生成），需要找到种子S，使得生成的T在确定位上匹配测试立方。由于有无关位，只需匹配确定位。

  3. 线性方程组：每个确定位对应一个线性方程。未知数是种子位S_j。方程数等于测试立方中确定位的数量。

  4. 求解：如果方程数小于未知数，通常有多个解。可以使用高斯消元法求解。如果无解，说明该测试立方无法被压缩电路生成，需要调整测试立方或增加LFSR长度。

  5. 压缩比：种子长度L通常远小于扫描链总位数N，因此压缩比约为N/L。

  6. 硬件开销：LFSR和相位转换器需要额外的逻辑门。相位转换器通常由异或门组成，结构稀疏以减少面积。

  7. 测试应用：测试仪将种子加载到LFSR，然后运行多个周期，生成测试向量加载到扫描链。

  8. 响应压缩：类似地，扫描链输出通过MISR压缩为签名。

     软件依赖：测试压缩工具（如Tessent TestKompress）；ATPG工具；线性方程组求解器。

     硬件依赖：LFSR和相位转换器电路；MISR。

     应用场景：测试数据压缩，减少测试时间和存储。

     时间复杂度：求解线性方程组O(n^3)，n为种子长度。

     空间复杂度：存储矩阵A O(N×L)，但通常稀疏。

---

编号：813​

类型：物理设计，时钟树综合

领域：时钟树时钟网格（Clock Mesh）设计

数学领域：电路分析，网络优化

数学分析：时钟网格通过网格状金属连接时钟缓冲器输出，提供低偏斜和高鲁棒性。但网格功耗大。设计优化：确定网格尺寸、缓冲器大小和位置，使得网格各节点偏斜最小，同时满足转换时间约束，最小化功耗。可建模为RC网格分析。

数学方程式名称及方程表达：

时钟网格模型：网格由水平和垂直金属线组成，形成网格点。每个网格点有电容C，线电阻R。

网格驱动：由多个缓冲器驱动网格。

目标：最小化网格功耗P = Σ P_buffer + P_mesh，其中P_buffer是缓冲器功耗，P_mesh是网格动态功耗。

约束：

1. 偏斜约束：任意两个网格点时钟到达时间差 ≤ T_skew。

2. 转换时间约束：每个网格点时钟转换时间 ≤ T_transition。

3. 电压降约束：网格节点电压不低于V_min。

   通过电路仿真求解网格各节点电压波形，计算延迟和偏斜。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     网格参数：网格尺寸M×N，线宽W，线间距S。

     网格节点电容C_node：包括线电容和负载电容。

     线电阻R_per_unit。

     缓冲器参数：驱动电阻R_drv，输入电容C_in，功耗P_buffer。

     T_skew：最大允许偏斜。

     T_transition：最大允许转换时间。

   • 推理过程：

     1. 时钟网格结构：网格由全局缓冲器驱动，缓冲器输出连接到网格。网格覆盖整个时钟区域，网格点通过打孔连接。负载（时钟缓冲器或触发器）连接到最近网格点。

     2. 优点：网格提供低阻抗路径，减少局部变异影响，偏斜小。但网格电容大，功耗高。

     3. 建模：将网格建模为RC网络。每个网格段为电阻，节点对地电容包括金属电容和负载电容。缓冲器建模为电压源串联电阻。

     4. 分析：求解RC网络的阶跃响应，得到各节点电压波形，计算延迟（50%点）和转换时间（20%-80%）。

     5. 优化变量：网格尺寸（线宽、间距）、缓冲器数量、大小和位置。

     6. 偏斜最小化：通过调整缓冲器位置和大小，使得网格各节点延迟均匀。通常网格对称设计，偏斜自然小。

     7. 功耗优化：网格功耗主要来自动态功耗P = α C V^2 f，其中C是网格总电容。减小线宽可降低电容，但电阻增加，影响转换时间。需折衷。

     8. 设计步骤：

        a. 根据负载电容和偏斜要求，初选网格尺寸和线宽。

        b. 放置缓冲器，通常均匀分布。

        c. 进行电路仿真，检查偏斜和转换时间。

        d. 调整缓冲器大小或网格参数，迭代优化。

     9. 应用场景：高性能处理器时钟分布，要求极低偏斜。

        软件依赖：时钟树综合工具（支持网格）；RC提取工具；电路仿真器。

        硬件依赖：顶层金属层资源（用于网格）。

        应用场景：高性能芯片时钟树，如CPU、GPU。

        时间复杂度：RC网络仿真O((M*N)^3)，但通常利用稀疏性。

        空间复杂度：存储网格电路矩阵O((M*N)^2)。

---

编号：814​

类型：时序分析，先进工艺

领域：压降（IR Drop）对时序的影响分析

数学领域：电路分析，灵敏度分析

数学分析：电源网络压降导致单元电源电压降低，从而增加单元延迟。延迟与电源电压近似成反比：D ∝ 1/(Vdd - Vth)^α。需要计算压降分布，然后分析延迟增量。静态时序分析中，可应用电压降降额因子。

数学方程式名称及方程表达：

延迟与电压关系：D = D_nom * (Vdd_nom / Vdd_actual)^β，其中β通常为1~2。

或更精确：D = K / (Vdd - Vth)^α，α约1.3。

电压降：Vdd_actual = Vdd_nom - ΔV，其中ΔV是IR压降。

延迟增量：ΔD = D_nom * ( (Vdd_nom / (Vdd_nom - ΔV))^β - 1 )。

在STA中，应用降额因子：derate = 1 + (ΔD / D_nom)。

数学方程式的参数列表与逐步推理过程：

• 参数：

  D_nom：标称电压下的延迟。

  Vdd_nom：标称电源电压。

  Vdd_actual：实际电源电压。

  ΔV：IR压降。

  β, α：拟合参数。

  derate：降额因子。

• 推理过程：

  1. 压降计算：通过电源网络分析，求解每个单元电源端的电压。压降由电源网络电阻和电流引起。

  2. 延迟灵敏度：单元延迟对电压敏感，电压降低，延迟增加。灵敏度可通过仿真或解析模型得到。

  3. 延迟计算：对于每个单元，根据其实际电源电压计算延迟增量。由于电压随时间和空间变化，通常考虑最坏情况压降。

  4. 时序分析：在STA中，通常应用统一的降额因子，例如所有单元延迟增加5%。更精确的方法是针对每个单元根据其位置压降计算特定的降额因子。

  5. 迭代分析：压降取决于单元电流，而电流取决于延迟（活动率），因此需要迭代：先假设初始延迟计算电流，然后计算压降，再更新延迟，直到收敛。

  6. 动态压降：动态压降（瞬时电压跌落）对时序影响更大，但分析复杂。通常考虑最坏情况动态压降，并将其等效为静态电压降低。

  7. 修复：如果压降导致时序违例，需改进电源网络，如增加电源线宽度、添加去耦电容、调整单元位置等。

     软件依赖：电源完整性工具（如RedHawk, Voltus）；时序分析工具（如PrimeTime）。

     硬件依赖：电源网络寄生参数；单元电流模型。

     应用场景：时序签核考虑压降效应，确保芯片在真实电源条件下满足时序。

     时间复杂度：压降分析O(N^3)，N为电源网络节点数。

     空间复杂度：存储电压分布O(N)。

---

编号：815​

类型：低功耗设计，功耗门控

领域：电源门控域隔离单元插入与优化

数学领域：图论，最小割

数学分析：电源门控域关闭时，其输出可能浮空，导致接收域输入不确定。需插入隔离单元（isolation cell）将输出钳位到确定值。优化问题：在满足电气约束下，最小化隔离单元数量。隔离单元应靠近电源门控域放置，以减小面积和延迟。

数学方程式名称及方程表达：

电源门控域输出到接收域的每条信号线都需要隔离单元。

隔离单元类型：钳位到0、钳位到1、或锁存器。

优化目标：最小化隔离单元总数。

约束：隔离单元必须在电源门控域关闭前使能，确保输出稳定。

如果多个信号可共享隔离单元（如总线），可合并。

可建模为集合覆盖：每个隔离单元可覆盖一组信号，但需满足驱动能力。

数学方程式的参数列表与逐步推理过程：

• 参数：

  信号集合S，每个信号s从电源门控域输出到接收域。

  隔离单元类型：钳位0、钳位1。

  驱动能力：每个隔离单元可驱动多个负载，但需满足最大扇出约束。

• 推理过程：

  1. 隔离单元作用：当电源门控域断电时，其输出变为高阻态。接收域输入可能浮空，导致漏电或亚稳态。隔离单元将信号钳位到确定电平（0或1），通常钳位到无效状态。

  2. 插入位置：隔离单元应放在电源门控域内或边界，使其在域断电时仍能工作（由常开电源供电）。

  3. 类型选择：根据接收端需要，选择钳位到0或1。通常选择使接收端处于非活动状态的值。

  4. 共享：如果多个信号需要钳位到相同值，且驱动能力足够，可共享一个隔离单元，但需考虑负载和布线。

  5. 优化：遍历所有输出信号，对每个信号确定钳位值。然后合并相同钳位值的信号，但需满足最大扇出和布线长度约束。

  6. 时序：隔离单元引入延迟，需在时序分析中考虑。

  7. 使能信号：隔离单元由隔离使能信号控制，在电源门控域关闭前使能。使能信号时序需满足要求。

  8. 工具自动化：低功耗设计工具（如UPF/CPF）可自动插入隔离单元，但需人工指定钳位值。

     软件依赖：低功耗设计工具（如Conformal Low Power, VC LP）；物理设计工具。

     硬件依赖：隔离单元库。

     应用场景：电源门控设计，确保断电域输出不会影响其他域。

     时间复杂度：遍历信号线O(S)，合并O(S^2)。

     空间复杂度：存储信号和隔离单元信息O(S)。

---

编号：816​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的X-容忍编码

数学领域：编码理论，线性代数

数学分析：测试响应中的未知值（X）会污染压缩签名。X-容忍编码通过在压缩前对响应进行编码，使得某些X不影响签名。例如，采用卷积压缩，其中X被视为0或1，但签名仍可识别故障。优化目标：设计压缩电路，使得在X存在下仍能达到高故障覆盖率。

数学方程式名称及方程表达：

响应压缩：将扫描链输出压缩为签名。设响应向量为R，包含0,1,X。

X-容忍压缩函数f应满足：对于任意两个故障f1和f2，如果它们的无故障响应R_good和有故障响应R_fault在确定位上不同，则f(R_fault) ≠ f(R_good) 即使存在X。

一种方法：使用线性压缩，如奇偶校验，但X可能导致误判。

卷积压缩：将响应输入到多个多项式的LFSR，提高X容忍度。

定义：压缩电路为线性时不变系统，冲击响应为h[t]，则签名S[t] = Σ R[i] h[t-i]。

如果h[t]设计得当，可容忍一定数量的X。

数学方程式的参数列表与逐步推理过程：

• 参数：

  R：测试响应向量，元素在{0,1,X}。

  f：压缩函数。

  h[t]：卷积核。

  S：签名。

• 推理过程：

  1. 问题：测试响应中的X在压缩时会导致签名错误，可能掩盖故障。

  2. X-容忍目标：即使响应中有X，故障响应与无故障响应的签名仍不同，从而检测故障。

  3. 线性压缩：如奇偶校验，一个X就会导致签名随机，不可靠。

  4. 卷积压缩：将响应序列与固定模式卷积，产生签名。通过选择适当的卷积核，可以容忍一定位置的X。

  5. 设计：压缩电路通常由多个LFSR组成，每个LFSR使用不同的多项式，对响应进行采样。分析表明，如果X分布稀疏，故障仍可检测。

  6. X-容忍度：定义为可容忍的X的最大数量。例如，某些压缩电路可容忍一个扫描链全为X。

  7. 权衡：X-容忍度越高，压缩电路越复杂，签名越长。

  8. 实际应用：在测试压缩工具中，可选择X-容忍压缩结构，如X-Compact，它使用线性压缩矩阵，使得任何单个错误即使有X也能被检测。

     软件依赖：测试压缩工具（如Tessent TestKompress）；X-模拟工具。

     硬件依赖：X-容忍压缩电路（如卷积器）。

     应用场景：存在未知响应的测试压缩，提高故障覆盖率。

     时间复杂度：压缩电路设计涉及矩阵运算，O(n^3)。

     空间复杂度：存储压缩矩阵O(n^2)。

---

编号：817​

类型：物理设计，布局

领域：标准单元布局合法化的最小扰动算法

数学领域：优化，最小代价流

数学分析：合法化将单元移动到无重叠的合法位置，同时最小化总位移。最小扰动合法化不仅考虑当前布局，还考虑后续优化（如详细布线）的灵活性。目标：最小化位移的同时，保留空间以便后续优化。可建模为带约束的最小代价流。

数学方程式名称及方程表达：

与编号786类似，但目标函数加入扰动惩罚。

目标：最小化 Σ_i w_i * |x_i - x_i0|，其中x_i0是单元i的初始位置，w_i是权重。

约束：单元不重叠，且放置在合法站点上。

合法站点为离散位置，每个站点最多放置一个单元。

对于宽单元，占用多个连续站点。

可建模为最小代价流：单元为需求节点，站点为供应节点，边代价为位移乘以权重。

数学方程式的参数列表与逐步推理过程：

• 参数：

  i：单元索引。

  x_i0：单元初始位置。

  x_i：单元合法化后位置。

  w_i：权重，可基于单元尺寸、关键度等设置。

  合法站点j，位置为s_j。

• 推理过程：

  1. 合法化问题：全局布局后单元位置连续，可能存在重叠。合法化将单元移动到最近的合法站点，消除重叠。

  2. 最小扰动：目标是最小化单元从初始位置的位移，以保持布局质量。

  3. 建模为最小代价流：构造二分图，左边是单元节点（需求为1），右边是站点节点（供应为1）。从单元i到站点j的边代价为w_i * |x_i0 - s_j|。

  4. 求解：使用最小代价最大流算法，得到每个单元的分配站点。

  5. 宽单元处理：宽单元占用多个连续站点。可将宽单元拆分为多个单位宽度的虚拟单元，但需保持连续性。这可通过额外约束实现。

  6. 权重设置：权重w_i可基于单元的关键性。关键路径上的单元权重较大，以尽量减少其位移，避免时序恶化。

  7. 扩展：考虑布线拥挤，可调整站点代价，避免将单元移到拥挤区域。

  8. 算法效率：最小代价流算法复杂度较高，实际中常使用贪婪算法或动态规划，特别是对于单行合法化。

     软件依赖：布局工具（如ICC, Innovus）中的合法化算法。

     硬件依赖：标准单元行、站点定义。

     应用场景：布局合法化，在消除重叠的同时尽量保持全局布局的结果。

     时间复杂度：最小代价流O((N+M)^3)，N为单元数，M为站点数。

     空间复杂度：存储代价矩阵O(N*M)。

---

编号：818​

类型：时序分析，先进工艺

领域：时序库特征化中的噪声敏感度模型

数学领域：曲面拟合，插值

数学分析：单元延迟和输出转换时间受输入噪声（串扰）影响。噪声敏感度模型表征噪声脉冲对单元延迟的影响。通过SPICE仿真，测量不同输入噪声脉冲高度和宽度下的延迟变化，建立查找表或解析模型。

数学方程式名称及方程表达：

噪声脉冲模型：噪声脉冲为三角波或双指数波，参数包括高度V_noise和宽度T_noise。

延迟变化：ΔD = f(V_noise, T_noise, input_slew, output_load)。

可建模为四维查找表：对于给定的输入转换时间、输出负载、噪声高度和宽度，得到延迟变化。

简化模型：ΔD = K * V_noise * exp(-T_noise / τ)，其中K和τ由拟合得到。

在时序分析中，当存在串扰噪声时，根据噪声脉冲参数查表得到延迟增量，加到原延迟上。

数学方程式的参数列表与逐步推理过程：

• 参数：

  V_noise：噪声脉冲高度（相对于电源电压的比例）。

  T_noise：噪声脉冲宽度（半高宽或时间常数）。

  input_slew：输入转换时间。

  output_load：输出负载电容。

  ΔD：延迟变化量（可能为正或负）。

  K, τ：拟合参数。

• 推理过程：

  1. 噪声影响：串扰噪声耦合到单元输入，可能改变单元开关时间，导致延迟增加或减少。

  2. 特征化：在标准单元库特征化时，除了常规延迟表，还需特征化噪声敏感度。

  3. 仿真设置：在单元输入端施加带有噪声脉冲的输入信号，噪声脉冲叠加在正常输入信号上。测量输出延迟变化。

  4. 变量维度：噪声敏感度依赖于输入转换时间、输出负载、噪声高度和宽度。因此，需要四维查找表，数据量很大。

  5. 简化：实际中，可能固定噪声宽度为典型值，或使用解析模型拟合。

  6. 延迟变化方向：同向噪声（与输入切换方向相同）可能减小延迟，反向噪声增加延迟。

  7. 使用时序分析：在信号完整性分析中，计算噪声脉冲的高度和宽度，然后查表得到延迟增量，用于时序计算。

  8. 模型精度：噪声敏感度模型复杂，通常只对关键单元（如接收器）进行精确建模。

     软件依赖：库特征化工具（如SiliconSmart）；噪声分析工具（如PrimeTime SI）。

     硬件依赖：标准单元SPICE模型。

     应用场景：考虑串扰的时序分析，更准确计算延迟。

     时间复杂度：特征化仿真大量点，使用时查表O(1)。

     空间复杂度：存储四维查找表，但通常稀疏。

---

编号：819​

类型：物理设计，布线

领域：全局布线中的拥挤驱动布线

数学领域：网络流，拉格朗日松弛

数学分析：全局布线将线网分配到布线网格的边，需避免拥挤。拥挤驱动布线在布线时考虑边的容量，避免过度使用某些边。可建模为多商品流问题，目标是最小化线长和拥挤惩罚。使用拉格朗日松弛将拥挤约束加入目标函数。

数学方程式名称及方程表达：

布线网格图G=(V,E)，每条边e有容量c_e。

变量：f_e^k表示线网k使用边e的流量（0或1）。

目标：最小化总线长 Σ Σ l_e f_e^k，其中l_e是边e的长度。

约束：

1. 流量守恒：对于每个线网k，在每个节点满足流入=流出。

2. 容量约束：对于每条边e，Σ_k f_e^k ≤ c_e。

   拥挤惩罚：将容量约束松弛，加入目标函数：最小化 Σ Σ l_e f_e^k + Σ_e λ_e (Σ_k f_e^k - c_e)，其中λ_e是拉格朗日乘子，表示拥挤代价。

   迭代调整λ_e，使得拥挤约束被满足。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     e：边索引。

     k：线网索引。

     f_e^k：二进制变量，线网k是否使用边e。

     l_e：边e的长度。

     c_e：边e的容量（可用轨道数）。

     λ_e：拉格朗日乘子（拥挤代价）。

   • 推理过程：

     1. 全局布线：将线网分配到布线网格的边上。每条边有容量，表示最多可容纳的线网数量。

     2. 拥挤：如果一条边被过多线网使用，超过容量，则导致拥挤，可能在详细布线时无法布通。

     3. 目标：最小化总线长，同时满足容量约束。

     4. 拉格朗日松弛：将容量约束放入目标函数，通过调整λ_e惩罚拥挤。λ_e初始为0，每次迭代后，如果边e拥挤，则增加λ_e，否则减少。

     5. 求解：对于固定λ_e，目标函数变为最小化 Σ Σ (l_e + λ_e) f_e^k，即每条边的代价为长度加拥挤代价。然后每个线网独立地求最短路径（如使用Dijkstra算法）。

     6. 更新λ_e：λ_e = max(0, λ_e + α (Σ_k f_e^k - c_e))，其中α是步长。

     7. 迭代：重复求解最短路径和更新λ_e，直到满足容量约束或达到迭代次数。

     8. 扩展：还可考虑串扰、时序等，在边代价中加入相关项。

        软件依赖：全局布线工具（如NCTUgr, BFG-R）。

        硬件依赖：布线网格定义。

        应用场景：全局布线，避免拥挤，提高布通率。

        时间复杂度：每次迭代求解所有线网最短路径，O(K * |E| log |V|)，K为线网数。

        空间复杂度：存储流量和代价O(|E|)。

---

编号：820​

类型：低功耗设计，动态电压频率缩放（DVFS）

领域：DVFS 电压频率对优化

数学领域：凸优化，查找表

数学分析：DVFS 系统根据工作负载调整电压和频率，以优化能耗。电压和频率对（V,f）需满足时序约束，且频率通常与电压正相关。优化目标：对于每个工作负载，选择（V,f）使得功耗最小。能耗最小化通常要求电压和频率在满足性能要求下尽可能低。

数学方程式名称及方程表达：

功耗模型：P = P_dyn + P_leak = α C V^2 f + I_leak V。

其中α是活动因子，C是负载电容，I_leak是漏电流。

频率与电压关系：f = k (V - V_th)^β / V，近似线性：f ∝ (V - V_th)。

时序约束：最大路径延迟 D_max = 1/f ≤ T_cycle - T_margin。

D_max 与电压关系：D_max ∝ 1/(V - V_th)^γ。

给定目标频率f_target，求最小电压V满足时序。

能耗 per task：E = P * T = P * (cycles / f)。

目标：最小化E，约束为完成时间 ≤ deadline。

数学方程式的参数列表与逐步推理过程：

• 参数：

  V：电源电压。

  f：频率。

  P_dyn：动态功耗。

  P_leak：漏电功耗。

  α：活动因子。

  C：负载电容。

  I_leak：漏电流，与电压相关。

  V_th：阈值电压。

  β, γ：拟合参数。

  T_cycle：时钟周期。

  deadline：任务截止时间。

• 推理过程：

  1. 电压-频率关系：在工艺角下，频率随电压升高而增加，但并非线性。通过特征化得到（V,f）对，满足时序约束。

  2. 功耗：动态功耗与V^2 f成正比，漏电功耗与V成正比。

  3. 能耗：完成任务所需能量E = P * T，其中T = cycles / f。因此E = (α C V^2 f + I_leak V) * (cycles / f) = α C V^2 cycles + I_leak V cycles / f。

  4. 优化：对于给定频率f，需要最小电压V满足时序，从而最小化能耗。因为V随f增加而增加，所以存在权衡。

  5. 最小能耗点：对E求导，找到最优（V,f）对。通常，在低负载时，降低电压和频率可节省能耗。

  6. 实际DVFS系统：预定义多个（V,f）对，称为Operating Performance Points (OPPs)。根据性能需求选择OPP。

  7. 控制策略：监测工作负载，如果负载低，则切换到低电压频率对以节能；如果负载高，则切换到高性能对。

  8. 切换开销：电压频率切换有时间和能耗开销，需在控制策略中考虑。

     软件依赖：DVFS控制算法；功耗管理单元（PMU）固件。

     硬件依赖：可调电压源；可调时钟发生器。

     应用场景：动态功耗管理，根据工作负载调整电压频率，优化能耗。

     时间复杂度：查找表O(1)。

     空间复杂度：存储OPP表O(n)。

编号：821​

类型：物理设计，布局

领域：时钟树综合中的时钟门控单元布局优化

数学领域：组合优化，动态规划

数学分析：时钟门控单元（ICG）的布局影响时钟树功耗和时序。需要将ICG放置在合适位置，以最小化时钟树总功耗和面积，同时满足时序约束。优化目标：给定触发器组和候选ICG位置，选择ICG位置和驱动范围，最小化时钟树总电容（功耗）。可建模为集合覆盖或聚类问题。

数学方程式名称及方程表达：

设触发器集合F，每个触发器i的位置(x_i, y_i)，负载电容C_i。

候选ICG位置集合G，每个ICG位置j的输入电容C_in_j，驱动电阻R_drv_j。

决策变量：z_j = 1表示在位置j放置ICG，y_{ij} = 1表示触发器i由ICG j驱动。

目标：最小化总电容功耗P = Σ_j z_j * P_ICG_j + Σ_i Σ_j y{ij} * (C_i * d{ij})，其中d_{ij}是触发器i到ICG j的线长估计，P_ICG_j是ICG功耗。

约束：

1. 每个触发器必须被一个ICG驱动：Σ_j y_{ij} = 1。

2. 如果触发器i由ICG j驱动，则ICG j必须放置：y_{ij} ≤ z_j。

3. 每个ICG驱动的触发器总负载电容不超过其最大驱动能力：Σ_i y_{ij} * C_i ≤ C_max_j。

4. 时序约束：从ICG到触发器的最大延迟 ≤ T_max。

   延迟模型：D_j = R_drv_j * C_total_j + k * Σ_i y{ij} * d{ij} * C_i，其中C_total_j是ICG j的总负载电容。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     F：触发器集合，|F| = N。

     G：候选ICG位置集合，|G| = M。

     (x_i, y_i)：触发器i的位置。

     C_i：触发器i的时钟输入电容。

     C_in_j：ICG j的输入电容。

     R_drv_j：ICG j的驱动电阻。

     C_max_j：ICG j的最大驱动电容。

     T_max：最大允许延迟。

     d_{ij}：触发器i到ICG j的欧氏或曼哈顿距离。

     z_j：二进制变量，是否在位置j放置ICG。

     y_{ij}：二进制变量，触发器i是否由ICG j驱动。

   • 推理过程：

     1. 时钟门控原理：ICG在时钟路径上，当时能无效时关闭时钟，节省触发器动态功耗。但ICG增加面积和延迟。

     2. 布局影响：ICG位置影响时钟树长度和负载分布。理想情况下，ICG应靠近其驱动的触发器，以减少线长和延迟。

     3. 问题建模：将ICG放置和触发器分配建模为设施选址问题（facility location）。ICG类似于设施，触发器是客户。目标是最小化总成本（功耗），满足驱动能力和延迟约束。

     4. 驱动能力约束：每个ICG驱动的触发器总电容不能超过其最大驱动能力，否则需要插入缓冲器。

     5. 时序约束：从ICG到触发器的延迟包括ICG内部延迟和线延迟。线延迟与线长和负载电容相关。

     6. 求解：该问题是NP-hard。常用启发式算法，如聚类：将触发器按位置聚类，每个聚类放置一个ICG。聚类中心作为ICG位置，聚类大小受驱动能力限制。

     7. 迭代优化：初始聚类后，可调整ICG位置（如置于聚类中心）以减少线长。

     8. 时序驱动：对于延迟敏感的路径，触发器应分配到延迟小的ICG，或使用多个ICG并行驱动。

        软件依赖：时钟树综合工具（如ICC, Innovus）；功耗优化工具。

        硬件依赖：ICG单元库（多种驱动强度）。

        应用场景：低功耗时钟树综合，优化ICG布局以减少时钟树功耗。

        时间复杂度：设施选址问题NP-hard，启发式聚类O(N log N)。

        空间复杂度：存储距离矩阵O(N*M)。

---

编号：822​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的通道分配优化

数学领域：组合优化，图匹配

数学分析：测试压缩中，测试仪通道数少于扫描链数，需将扫描链映射到通道。解压缩电路（如线性扩展器）将通道数据扩展为扫描链数据。优化通道分配以最大化压缩比，或最小化测试时间。可建模为二分图匹配，其中边权重表示压缩效率。

数学方程式名称及方程表达：

设测试仪通道集合C，扫描链集合S，|C| < |S|。

解压缩电路将每个通道数据扩展为多个扫描链数据，扩展比R = |S| / |C|。

通道分配：将扫描链分配到通道，使得测试向量兼容。

目标：最小化测试时间，即最小化最长扫描链长度。

设扫描链i的长度为L_i，分配到通道j的扫描链集合为S_j，则通道j的测试时间与max_{i∈S_j} L_i成正比。

优化：最小化max_j ( Σ_{i∈S_j} L_i )，但实际测试时间由最长扫描链决定。

因此，目标是最小化max_j ( max_{i∈S_j} L_i )。

约束：每个扫描链分配到一个通道。

数学方程式的参数列表与逐步推理过程：

• 参数：

  C：测试仪通道集合，大小为M。

  S：扫描链集合，大小为N，N > M。

  L_i：扫描链i的长度（位数）。

  R：扩展比，理想情况下R = N / M，但需整数。

  分配变量：x_{ij} = 1表示扫描链i分配到通道j。

• 推理过程：

  1. 测试压缩架构：测试仪通道通过解压缩电路驱动多个扫描链。每个通道在每个周期提供1位数据，经解压缩扩展为多个扫描链的输入。

  2. 通道分配：扫描链必须分配到通道。分配方式影响测试时间，因为测试时间由最长扫描链决定（如果通道独立）。但实际上，解压缩电路可能使通道数据耦合。

  3. 目标：平衡各通道的扫描链长度，使得最长扫描链最小化。因为测试仪需移位直到最长链数据移出。

  4. 问题建模：将扫描链按长度降序排序，然后分配到通道，类似装箱问题。目标是最小化最大箱子的重量（即最长链长度）。

  5. 算法：首先将最长扫描链分配到通道，然后依次分配剩余扫描链到当前总长度最小的通道。这是一种贪婪算法，近似最优。

  6. 考虑解压缩电路：如果解压缩电路是确定性的（如固定映射），则扫描链分配需满足解压缩电路的约束，例如某些扫描链必须分配到同一通道。

  7. 扩展：如果解压缩电路允许动态配置，则可优化分配以更好地压缩测试数据。

     软件依赖：测试压缩工具（如Tessent TestKompress）；ATPG工具。

     硬件依赖：解压缩电路结构。

     应用场景：测试压缩设计，优化通道分配以减少测试时间。

     时间复杂度：排序O(N log N)，分配O(N log M)。

     空间复杂度：存储扫描链长度和分配O(N)。

---

编号：823​

类型：时序分析，先进工艺

领域：片上变化（OCV）的时钟树偏斜优化

数学领域：鲁棒优化，最坏情况分析

数学分析：工艺变化导致时钟树中缓冲器和互连延迟变化，引起时钟偏斜。需在时钟树综合时考虑变化，使最坏情况偏斜最小化。将延迟建模为随机变量，优化时钟树拓扑和缓冲器尺寸，最小化偏斜的方差或最坏情况偏斜。

数学方程式名称及方程表达：

延迟随机模型：对于时钟树中每条路径，延迟D = D_nom + ΔD，其中ΔD是随机变量，均值为0，方差σ²。

偏斜：两个叶节点i,j的时钟到达时间差T_skew(i,j) = D_i - D_j。

最坏情况偏斜：考虑3σ变化，T_skew_wc = |D_nom_i - D_nom_j| + 3*sqrt(σ_i² + σ_j² - 2ρ_ij σ_i σ_j)，其中ρ_ij是相关性。

优化目标：最小化最大最坏情况偏斜 max_{i,j} T_skew_wc(i,j)。

约束：时钟树延迟不超过上限。

可调整缓冲器尺寸和导线宽度以改变D_nom和σ。

数学方程式的参数列表与逐步推理过程：

• 参数：

  D_i：到叶节点i的时钟延迟随机变量。

  D_nom_i：标称延迟。

  σ_i：延迟标准差。

  ρ_ij：延迟D_i和D_j的相关系数。

  T_skew_wc(i,j)：最坏情况偏斜。

• 推理过程：

  1. 变化来源：工艺变化包括晶体管尺寸、阈值电压、互连线宽和厚度等变化，导致缓冲器延迟和互连延迟变化。

  2. 相关性：相邻缓冲器和互连的变化可能相关，距离越远相关性越低。常用指数衰减模型。

  3. 最坏情况偏斜：不仅考虑标称偏斜，还要考虑变化导致的偏斜增加。目标是使最坏情况偏斜最小。

  4. 优化变量：时钟树拓扑（如H树、平衡树）、缓冲器位置和尺寸、导线宽度。

  5. 缓冲器尺寸：大缓冲器驱动能力强，延迟对负载变化不敏感，但本身延迟变化可能大。需折衷。

  6. 方法：在时钟树综合时，使用统计静态时序分析（SSTA）计算偏斜分布。然后调整缓冲器尺寸或插入偏移（skew insertion）以减少偏斜。

  7. 偏移插入：故意在快速路径插入延迟（如增加缓冲器或导线），使标称延迟匹配，但变化可能不匹配。

  8. 鲁棒设计：设计时钟树使得变化对偏斜影响小，例如使用对称结构，减少互连长度变化。

     软件依赖：时钟树综合工具（支持OCV）；统计时序分析工具。

     硬件依赖：工艺变化模型（方差、相关性）。

     应用场景：高性能时钟树设计，减少工艺变化下的时钟偏斜。

     时间复杂度：SSTA计算O(N^2)，N为时钟树节点数。

     空间复杂度：存储协方差矩阵O(N^2)。

---

编号：824​

类型：低功耗设计，多电压设计

领域：电压域划分优化

数学领域：图划分，线性规划

数学分析：多电压设计将电路划分到不同电压域，每个域工作在最优电压。划分目标：最小化总功耗，满足时序约束，且电压域数量受限于设计复杂度。可建模为图划分问题，节点为电路模块，边权重为互连线网，目标函数为功耗节省减去电压域开销。

数学方程式名称及方程表达：

设电路模块集合V，每个模块i有活动因子α_i，负载电容C_i，当前电压Vdd。

功耗模型：P_i = α_i C_i Vdd_i² f。

降低电压到Vdd_low可降低功耗，但增加延迟。延迟模型：D_i ∝ 1/(Vdd - Vth)^α。

时序约束：对于每条路径，Σ D_i ≤ T_cycle。

电压域开销：每个电压域需要电平转换器、电源开关、额外布线等，面积和功耗开销为C_domain。

优化问题：将模块划分到k个电压域，每个域分配电压Vdd_j，最小化总功耗Σ P_i + Σ C_domain，满足时序约束。

数学方程式的参数列表与逐步推理过程：

• 参数：

  V：模块集合。

  α_i：模块i的活动因子。

  C_i：模块i的负载电容。

  Vdd_i：模块i的当前电压（可调）。

  f：频率。

  D_i：模块i的延迟。

  T_cycle：时钟周期。

  C_domain：每个电压域的开销。

  k：电压域数量上限。

• 推理过程：

  1. 电压缩放：降低电压可大幅降低动态功耗（与V²成正比），但延迟增加。

  2. 划分：将电路模块分组，每组共享一个电压域。组内模块电压相同。

  3. 时序约束：关键

编号：824​

类型：低功耗设计，多电压设计

领域：电压域划分优化

数学领域：图划分，线性规划

数学分析：多电压设计将电路划分到不同电压域，每个域工作在最优电压。划分目标：最小化总功耗，满足时序约束，且电压域数量受限于设计复杂度。可建模为图划分问题，节点为电路模块，边权重为互连线网，目标函数为功耗节省减去电压域开销。

数学方程式名称及方程表达：

设电路模块集合V，每个模块i有活动因子α_i，负载电容C_i，当前电压Vdd。

功耗模型：P_i = α_i C_i Vdd_i² f。

降低电压到Vdd_low可降低功耗，但增加延迟。延迟模型：D_i ∝ 1/(Vdd - Vth)^α。

时序约束：对于每条路径，Σ D_i ≤ T_cycle。

电压域开销：每个电压域需要电平转换器、电源开关、额外布线等，面积和功耗开销为C_domain。

优化问题：将模块划分到k个电压域，每个域分配电压Vdd_j，最小化总功耗Σ P_i + Σ C_domain，满足时序约束。

数学方程式的参数列表与逐步推理过程：

• 参数：

  V：模块集合。

  α_i：模块i的活动因子。

  C_i：模块i的负载电容。

  Vdd_i：模块i的当前电压（可调）。

  f：频率。

  D_i：模块i的延迟。

  T_cycle：时钟周期。

  C_domain：每个电压域的开销。

  k：电压域数量上限。

• 推理过程：

  1. 电压缩放：降低电压可大幅降低动态功耗（与V²成正比），但延迟增加。

  2. 划分：将电路模块分组，每组共享一个电压域。组内模块电压相同。

  3. 时序约束：关键路径上的模块如果降低电压，可能违反时序。因此，划分需确保关键路径模块不降压或小幅降压。

  4. 开销：每个电压域需要额外设计，如电平转换器、电源开关、隔离单元等，增加面积、功耗和设计复杂度。因此，电压域数量有限。

  5. 问题建模：图划分问题，节点为模块，边权重表示模块间连接强度（线网数量）。划分目标是最小化总功耗，即最大化降压带来的功耗节省，同时最小化电压域开销和电平转换器开销。

  6. 求解：常用启发式，如初始划分后迭代改进。也可以使用线性规划松弛。

  7. 电压分配：对每个域，在满足该域内最严时序约束下选择最低电压。

  8. 考虑电平转换器：如果模块间电压不同，信号需要电平转换器，引入延迟和面积开销。在划分时，应尽量减少跨电压域的连接。

软件依赖：低功耗设计工具（如UPF/CPF工具）；功耗分析工具；时序分析工具。

硬件依赖：电压域支持（电源开关、电平转换器库）。

应用场景：多电压设计，划分电路到不同电压域，以降低功耗。

时间复杂度：图划分是NP-hard，启发式算法O(|V|^2)或更低。

空间复杂度：存储图结构O(|V|+|E|)。

---

编号：825​

类型：物理设计，布线

领域：通孔阵列优化与良率提升

数学领域：整数规划，覆盖问题

数学分析：通孔是互连的薄弱环节，容易因制造缺陷导致开路。插入冗余通孔（双通孔或更多）可提高良率，但增加面积和电容。优化问题：在满足设计规则和时序约束下，选择部分通孔插入冗余，最大化良率提升。良率提升模型：Y = Π (1 - p)^n，其中p是单个通孔失效率，n是冗余数量。

数学方程式名称及方程表达：

良率模型：对于每个通孔位置i，原始良率Y_i = 1 - p_i，其中p_i是失效率。插入冗余通孔后，良率Y_i' = 1 - p_i^{k_i}，其中k_i是冗余通孔数量（如双通孔k_i=2）。

总良率Y_total = Π Y_i'。

优化目标：最大化良率提升ΔY = Y_total' - Y_total，或最小化总失效率。

约束：

1. 面积约束：Σ a_i * (k_i - 1) ≤ A_max，其中a_i是单个冗余通孔的面积开销。

2. 时序约束：冗余通孔增加电容，导致延迟增量ΔD_path ≤ ΔD_max。

3. 设计规则：冗余通孔之间及与现有图形的间距必须满足最小间距规则。

   决策变量：k_i ∈ {1,2,3,...}，表示通孔i的冗余数量。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     i：通孔位置索引。

     p_i：通孔i的失效率（与尺寸、层有关）。

     k_i：通孔i的冗余数量（k_i=1表示无冗余）。

     a_i：单个冗余通孔的面积开销。

     A_max：允许的总面积增加上限。

     ΔD_path：路径延迟增量，由于通孔电容增加。

     ΔD_max：允许的最大延迟增量。

   • 推理过程：

     1. 良率重要性：通孔是制造中容易失效的结构，尤其是高层金属间的小通孔。

     2. 冗余通孔：将单个通孔替换为多个并行通孔，降低开路概率。但增加电容，可能影响时序，并占用布线资源。

     3. 良率模型：假设通孔失效独立，则单个通孔失效概率为p，双通孔同时失效概率为p²，因此良率从1-p提高到1-p²。

     4. 优化目标：在面积和时序约束下，选择哪些通孔插入冗余以及插入多少，以最大化总良率。

     5. 成本效益：不同通孔的失效率p_i不同，对良率提升贡献不同。通常，高失效率的通孔插入冗余收益大。

     6. 求解：由于约束线性，目标非线性，可使用整数规划求解。也可用贪婪算法，按收益成本比排序。

     7. 设计规则：插入冗余通孔需满足设计规则，如最小间距，可能需要调整布线。

        软件依赖：物理验证工具（如Calibre）；良率分析工具。

        硬件依赖：通孔可靠性数据（失效率）；设计规则文件。

        应用场景：提高芯片制造良率，特别是在先进工艺节点。

        时间复杂度：整数规划NP-hard，贪婪算法O(N log N)。

        空间复杂度：存储通孔属性和约束O(N)。

---

编号：826​

类型：时序分析，时钟树

领域：时钟门控时钟树偏斜优化

数学领域：约束优化，图论

数学分析：时钟门控单元（ICG）引入的延迟可能导致时钟偏斜。需在时钟树综合中考虑ICG的插入延迟和延迟变化，使时钟门控后时钟树偏斜最小。优化ICG的放置和时钟树平衡，使得从时钟根到每个触发器的延迟（包括ICG延迟）一致。

数学方程式名称及方程表达：

设时钟树有根节点r，叶节点为触发器或ICG输出。

对于每个触发器i，时钟路径延迟D_i = D_path(i) + D_ICG(i)，其中D_path(i)是从根到ICG输入端的线延迟和缓冲延迟，D_ICG(i)是ICG的时钟到输出延迟。

目标：最小化最大偏斜max_{i,j} |D_i - D_j|。

约束：

1. 每个ICG驱动一组触发器，其延迟D_ICG(i)与负载电容和输入转换时间有关。

2. 时钟树缓冲器尺寸和位置可调。

   优化变量：ICG位置，时钟树拓扑，缓冲器尺寸。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     D_i：触发器i的时钟到达时间。

     D_path(i)：从根到ICG输入端的延迟。

     D_ICG(i)：ICG的延迟，取决于输入转换时间和负载电容。

     C_load_i：ICG输出的负载电容（触发器时钟引脚电容和连线电容）。

     T_slew_i：ICG输入端的转换时间。

   • 推理过程：

     1. 时钟门控影响：ICG本身有延迟，且延迟随负载和输入转换时间变化。因此，即使时钟树在ICG输入端完全平衡，ICG输出到触发器的延迟也可能不同。

     2. 优化策略：在时钟树综合时，将ICG视为时钟树中的缓冲器，但具有特定的延迟模型。

     3. 平衡方法：先构建时钟树到ICG的输入端，然后对每个ICG驱动的子树单独平衡。但需考虑ICG之间的偏斜。

     4. 延迟计算：D_ICG(i) = f(T_slew_i, C_load_i)，可通过查找表得到。

     5. 迭代优化：初始放置ICG，构建时钟树，计算偏斜。然后调整ICG位置或时钟树缓冲器，重新平衡。

     6. 考虑OCV：ICG的延迟也有工艺变化，需考虑最坏情况偏斜。

        软件依赖：时钟树综合工具（支持时钟门控）。

        硬件依赖：ICG单元库（多种驱动强度）。

        应用场景：低功耗时钟树设计，优化时钟门控时钟树偏斜。

        时间复杂度：时钟树综合O(N log N)，N为时钟节点数。

        空间复杂度：存储时钟树结构和延迟O(N)。

---

编号：827​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的X-容忍（X-tolerant）测试响应压缩

数学领域：编码理论，概率

数学分析：测试响应中的未知值（X）会污染压缩签名，导致误判。X-容忍压缩方法允许响应中存在一定数量的X，仍能正确识别故障。使用纠错码或概率方法，在存在X的情况下仍能达到高故障覆盖率。

数学方程式名称及方程表达：

设测试响应向量r = s + e + x，其中s是无故障签名，e是故障效应，x是未知值向量。

压缩器将r映射到签名y = C(r)。

目标：在存在x的情况下，仍能检测e ≠ 0。

X-容忍方法：例如，使用卷积压缩，其中X被屏蔽或视为无关位。

故障检测概率：P_detect = 1 - P_miss，其中P_miss是漏检概率。

对于随机X分布，可计算漏检概率。

数学方程式的参数列表与逐步推理过程：

• 参数：

  r：测试响应向量。

  s：无故障签名。

  e：故障效应向量（非零表示故障）。

  x：未知值向量，某些位为X。

  y：压缩后的签名。

  C：压缩函数。

• 推理过程：

  1. 问题：测试响应中的X可能掩盖故障效应，导致故障漏检。

  2. X-容忍压缩：设计压缩器，使得即使存在X，故障效应仍能以高概率改变签名。

  3. 方法：

     a. X-屏蔽：在压缩前屏蔽X位，但需要额外硬件。

     b. X-容忍压缩：使用线性压缩（如MISR），但X会污染整个签名。改进方法：使用卷积压缩，每个响应位只影响有限数量的签名位。

     c. 错误校正码：将响应编码，使得X可被视为错误，可纠正。

  4. 漏检概率：对于线性压缩，如果X的位置和故障效应位置相同，则可能掩盖故障。通过分析X的概率分布，可计算漏检概率。

  5. 优化：选择压缩器参数（如多项式阶数）以最小化漏检概率。

     软件依赖：DFT压缩工具；X-模拟工具。

     硬件依赖：X-容忍压缩硬件（如卷积压缩器）。

     应用场景：测试压缩，允许响应中存在未知值，减少X对故障覆盖的影响。

     时间复杂度：压缩计算O(n)，n为响应长度。

     空间复杂度：存储签名O(m)，m为签名长度。

---

编号：828​

类型：物理设计，布局

领域：芯片尺寸与封装协同优化

数学领域：约束优化，几何规划

数学分析：芯片尺寸和封装选择相互影响。芯片尺寸决定封装尺寸和引脚数，封装限制芯片I/O布局。优化目标：最小化总成本（芯片成本+封装成本），满足性能和热约束。芯片成本与面积成正比，封装成本与尺寸和引脚数相关。

数学方程式名称及方程表达：

芯片面积A_die = A_core + A_io。

封装成本C_pkg = f(size, pin_count)。

总成本C_total = C_die(A_die) + C_pkg(size, pin_count)。

约束：

1. 性能约束：芯片频率要求，与电压和温度相关。

2. 热约束：封装热阻θ_ja，结温T_j = T_a + θ_ja * P，T_j ≤ T_max。

3. I/O约束：引脚数≥ N_io。

4. 尺寸约束：封装尺寸必须大于芯片尺寸加上余量。

   优化变量：芯片尺寸，封装类型。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     A_die：芯片面积。

     A_core：核心逻辑面积。

     A_io：I/O区域面积。

     C_die：芯片成本函数，通常与面积成正比。

     C_pkg：封装成本函数，与封装尺寸和引脚数相关。

     θ_ja：封装热阻（结到环境）。

     T_a：环境温度。

     P：芯片功耗。

     T_max：最大结温。

     N_io：所需I/O数。

   • 推理过程：

     1. 芯片面积：核心面积由逻辑规模和布局密度决定，I/O面积由引脚数和I/O焊盘间距决定。

     2. 封装选择：封装类型（如BGA、QFN）影响成本、热性能和引脚数。

     3. 成本模型：芯片成本随面积增加而增加，封装成本随尺寸和引脚数增加而增加。

     4. 热约束：封装热阻决定芯片散热能力。如果芯片功耗大，需要低热阻封装，可能增加成本。

     5. 优化：枚举可选封装，对每种封装，计算最小芯片面积（满足I/O和核心面积），然后计算成本和热性能，选择满足热约束且成本最小的方案。

        软件依赖：封装设计工具；成本模型库。

        硬件依赖：封装技术参数。

        应用场景：芯片-封装协同设计，选择最优芯片尺寸和封装。

        时间复杂度：枚举封装类型，O(K)，K为封装类型数。

        空间复杂度：存储封装参数O(K)。

---

编号：829​

类型：时序分析，先进工艺

领域：时钟抖动对时序的影响分析

数学领域：概率论，统计时序分析

数学分析：时钟抖动是时钟边沿的时间不确定性，包括随机抖动（RJ）和确定性抖动（DJ）。抖动影响建立时间和保持时间检查。建立时间检查需考虑最坏情况抖动，保持时间检查也需考虑抖动。统计时序分析将抖动建模为随机变量，计算时序裕量的概率分布。

数学方程式名称及方程表达：

建立时间检查：T_data_arrival_max + T_setup ≤ T_clk_capture_min + T_cycle - T_jitter_setup。

其中T_jitter_setup包括周期抖动（period jitter）和半周期抖动。

如果抖动是随机变量，则时序裕量Slack = (T_clk_capture_min + T_cycle - T_jitter) - (T_data_arrival_max + T_setup)，其中T_jitter是随机变量。

则满足时序的概率P(Slack ≥ 0) = CDF(0)。

抖动模型：总抖动T_j = T_dj + N * T_rj，其中T_dj是确定性抖动峰值，T_rj是随机抖动标准差，N是置信区间倍数（如6σ）。

数学方程式的参数列表与逐步推理过程：

• 参数：

  T_jitter：时钟抖动随机变量。

  T_dj：确定性抖动峰值。

  T_rj：随机抖动标准差。

  N：置信区间倍数，如6表示6σ。

  Slack：时序裕量。

  CDF：累积分布函数。

• 推理过程：

  1. 抖动来源：随机抖动来自热噪声、闪烁噪声等，通常建模为高斯分布。确定性抖动来自电源噪声、串扰等，有界。

  2. 建立时间检查：建立时间要求数据在捕获时钟沿之前稳定。抖动使得捕获时钟沿可能提前，因此需预留余量。

  3. 保持时间检查：保持时间要求数据在捕获时钟沿之后保持稳定。抖动使得捕获时钟沿可能推迟，因此需增加保持时间余量。

  4. 统计时序：将抖动作为随机变量，时序裕量也是随机变量。计算裕量的概率分布，得到满足时序的概率。

  5. 设计目标：通常要求失效率极低（如<1e-6），因此使用6σ抖动值进行最坏情况分析。

  6. 计算：对于每个时序路径，计算抖动的传递和累积。

     软件依赖：统计时序分析工具（如PrimeTime SI）。

     硬件依赖：时钟抖动特性（从PLL或时钟数据手册）。

     应用场景：高速接口时序验证，确保在抖动下时序满足。

     时间复杂度：统计时序分析比传统STA更复杂，但仍是线性复杂度。

     空间复杂度：存储分布参数O(N)，N为节点数。

---

编号：830​

类型：低功耗设计，电源门控

领域：电源门控唤醒时间与功耗优化

数学领域：动态规划，控制理论

数学分析：电源门控在睡眠模式关断电源，唤醒时需对电路充电，产生唤醒延迟和唤醒功耗。优化唤醒序列，以最小化唤醒时间和唤醒能耗。唤醒过程可控制上电顺序和斜率，避免浪涌电流。

数学方程式名称及方程表达：

唤醒时间T_wake = T_sw + T_chg，其中T_sw是电源开关开启时间，T_chg是电路充电时间。

充电过程：Vdd(t) = Vdd_max (1 - exp(-t/RC))，其中RC是电路时间常数。

唤醒功耗E_wake = ∫ I(t) V(t) dt。

浪涌电流I_inrush = C dV/dt，需限制以避免电压跌落。

优化问题：控制电源开关的开启速率，最小化T_wake和E_wake的加权和。

可建模为最优控制问题。

数学方程式的参数列表与逐步推理过程：

• 参数：

  T_wake：总唤醒时间。

  T_sw：电源开关开启时间。

  T_chg：充电时间。

  RC：电路等效电阻和电容。

  Vdd_max：电源电压。

  I_inrush：浪涌电流。

  E_wake：唤醒能耗。

• 推理过程：

  1. 唤醒过程：电源开关逐渐打开，电源网络电容充电，电压上升。当电压达到稳定，电路开始工作。

  2. 唤醒时间：包括开关开启延迟和RC充电延迟。充电时间与电路规模相关。

  3. 浪涌电流：如果开关开启太快，大电流可能导致电源网络电压跌落，影响其他电路。

  4. 优化：控制开关开启的斜率，平衡唤醒时间和浪涌电流。例如，采用软启动电路，使电压缓慢上升。

  5. 序列唤醒：大型电路可分块唤醒，以减少峰值电流。

  6. 建模：将电源网络建模为RC电路，开关为可变电阻，求解微分方程得到电压电流波形。

     软件依赖：电源完整性工具（如RedHawk）。

     硬件依赖：电源开关模型；电路RC参数。

     应用场景：电源门控设计，优化唤醒过程，减少唤醒时间和峰值电流。

     时间复杂度：求解微分方程O(n)，n为电路节点数。

     空间复杂度：存储电路矩阵O(n^2)。

---

编号：831​

类型：物理设计，布线

领域：串扰避免的布线优化

数学领域：图论，约束优化

数学分析：串扰是相邻互连线之间的耦合噪声，可能导致延迟变化和功能错误。布线时需避免长距离平行走线，特别是对噪声敏感的线网。优化目标：在满足布线资源约束下，最小化串扰噪声。可建模为图着色问题，将线网分配到不同层或不同轨道，使敏感线网与嘈杂线网隔离。

数学方程式名称及方程表达：

串扰噪声模型：噪声峰值V_noise ≈ (C_c / (C_g + C_c)) * V_swing，其中C_c是耦合电容，C_g是对地电容。

布线约束：对于每对相邻线网i和j，如果它们平行走线长度L_parallel超过阈值，则串扰噪声可能超限。

优化目标：最小化总串扰噪声代价Σ w_ij * L_parallel_ij，其中w_ij是权重，表示线网i和j之间的串扰敏感度。

约束：布线资源约束，每层轨道容量。

可建模为图着色：线网为节点，如果两线网平行且敏感，则它们之间有条边，要求分配不同层或保持间距。

数学方程式的参数列表与逐步推理过程：

• 参数：

  i, j：线网索引。

  C_c：线网i和j之间的耦合电容。

  C_g：线网对地电容。

  V_swing：电压摆幅。

  L_parallel_ij：线网i和j平行走线长度。

  w_ij：串扰权重，与线网敏感度相关。

• 推理过程：

  1. 串扰影响：噪声可能引起逻辑错误或时序变化。敏感线网（如时钟、复位）应特别保护。

  2. 布线策略：增加线间距，减少平行走线长度，在敏感线网之间插入屏蔽线，将敏感线网布在不同层。

  3. 优化：在全局布线或详细布线中，考虑串扰代价。

  4. 图着色模型：将线网分配层或轨道，冲突线网不能分配在同一轨道相邻位置。

  5. 算法：先进行不考虑串扰的布线，然后识别串扰违例，进行增量优化，如重新布线、插入屏蔽、调整间距。

     软件依赖：布线工具（具有串扰避免功能）。

     硬件依赖：设计规则（间距规则）。

     应用场景：高性能设计，减少串扰噪声。

     时间复杂度：图着色是NP-hard，启发式算法O(N^2)。

     空间复杂度：存储冲突图O(N^2)。

---

编号：832​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的静态和动态压缩

数学领域：信息论，编码理论

数学分析：测试压缩分为静态压缩和动态压缩。静态压缩在测试生成后进行数据压缩，动态压缩在测试生成时利用未指定位。压缩率定义为原始测试数据量/压缩后数据量。动态压缩通常可达到更高压缩率。

数学方程式名称及方程表达：

压缩率CR = D_original / D_compressed。

对于静态压缩，原始测试数据为确定性测试向量，压缩后为压缩向量和种子。

对于动态压缩，利用测试立方中的未指定位（X），通过线性方程求解生成压缩向量。

动态压缩模型：测试立方集合T，每立方有指定位和未指定位。压缩器使用线性网络将少数的扫描输入扩展为多扫描链。求解线性方程组，使得压缩后的测试向量应用后得到指定位的值。

数学方程式的参数列表与逐步推理过程：

• 参数：

  D_original：原始测试数据量（比特）。

  D_compressed：压缩后数据量（比特）。

  T：测试立方集合。

  X：未指定位。

• 推理过程：

  1. 静态压缩：测试向量生成后，使用游程编码、霍夫曼编码等方法压缩。但测试向量中只有0和1，未指定位已填充。

  2. 动态压缩：在ATPG时，生成测试立方（含未指定位）。压缩器是线性网络，将少数的扫描输入扩展为多扫描链输入。通过求解线性方程组，确定扫描输入值，使得扫描链加载后得到测试立方。

  3. 压缩率：动态压缩率受限于扫描链数量和解压缩器结构。

  4. 解压缩器：通常使用线性扩展器，如线性反馈移位寄存器（LFSR）或线性网络。

     软件依赖：ATPG工具；测试压缩工具。

     硬件依赖：解压缩器硬件。

     应用场景：测试数据压缩，减少测试时间和存储。

     时间复杂度：动态压缩需求解线性方程组，O(n^3)。

     空间复杂度：存储测试立方O(n)。

---

编号：833​

类型：物理设计，布局

领域：布局合法化与重叠移除

数学领域：线性规划，最小成本流

数学分析：布局合法化要求单元之间无重叠且满足放置规则。初始布局可能有重叠，需移动单元消除重叠，同时最小化总位移。可建模为最小成本流问题：将布局区域划分为网格，单元视为流，从重叠区域移动到空闲区域，移动距离为成本。

数学方程式名称及方程表达：

设布局区域划分为网格，每个网格单元有一个容量（可放置的单元面积）。

每个单元i有初始位置(x_i, y_i)，目标位置(x'i, y'i)。

移动成本为曼哈顿距离| x'i - x_i | + | y'i - y_i |。

目标：最小化总移动成本Σ (| x'i - x_i | + | y'i - y_i |)，满足每个网格单元内的单元面积不超过容量。

可转化为最小成本流问题：单元从源节点流出，经过网格节点，汇到目标位置。

数学方程式的参数列表与逐步推理过程：

• 参数：

  i：单元索引。

  (x_i, y_i)：单元初始位置。

  (x'i, y'i)：单元目标位置。

  网格单元容量：每个网格可容纳的最大单元面积。

• 推理过程：

  1. 重叠检测：计算单元间的重叠区域。

  2. 网格划分：将布局区域均匀划分为网格，每个网格有容量（基于单元面积和网格面积）。

  3. 流网络：构建源节点、网格节点、汇节点的网络。源节点向每个单元提供流，单元流经网格节点，最终汇到目标网格。边的成本为移动距离。

  4. 求解最小成本流，得到每个单元的目标网格。

  5. 然后，在每个网格内放置单元，无重叠。

     软件依赖：布局合法化工具（如IC Compiler的合法化步骤）。

     硬件依赖：单元尺寸和形状。

     应用场景：布局后合法化，消除单元重叠。

     时间复杂度：最小成本流算法O(V^2 E)。

     空间复杂度：存储网格和单元信息O(V+E)。

---

编号：834​

类型：时序分析，先进工艺

领域：温度对泄漏功耗的影响建模

数学领域：指数模型，热分析

数学分析：泄漏功耗随温度升高而指数增加。需要芯片温度分布计算泄漏功耗，而泄漏功耗又影响温度，形成耦合。迭代求解：给定温度分布，计算泄漏功耗；给定功耗，通过热传导方程计算温度分布。

数学方程式名称及方程表达：

泄漏电流I_leak = I_0 exp(-q V_th / (n k T))，其中V_th是阈值电压，n是亚阈值斜率因子，T是温度。

总泄漏功耗P_leak = Vdd * I_leak。

热传导方程：∇·(k ∇T) + P = 0，其中P是功耗密度（包括动态功耗和泄漏功耗）。

耦合求解：T = f(P_leak(T))，需迭代求解。

数学方程式的参数列表与逐步推理过程：

• 参数：

  I_leak：泄漏电流。

  I_0：工艺相关常数。

  V_th：阈值电压。

  n：亚阈值斜率因子。

  T：温度（K）。

  k：热导率。

  P：功耗密度。

• 推理过程：

  1. 泄漏功耗与温度关系：温度升高，阈值电压降低，亚阈值泄漏指数增加。

  2. 热传导：功耗产生热量，热量传导到封装和散热器。

  3. 耦合：温度升高导致泄漏功耗增加，进而温度进一步升高，可能发生热失控。

  4. 求解：初始假设温度均匀，计算泄漏功耗，然后求解热方程得到新温度，迭代直到收敛。

  5. 设计意义：高温下泄漏功耗显著，需在功耗分析中考虑温度影响。

     软件依赖：热分析工具（如RedHawk）；功耗分析工具。

     硬件依赖：芯片热模型。

     应用场景：功耗-热耦合分析，评估芯片热可靠性。

     时间复杂度：迭代求解，每次热分析O(n^3)。

     空间复杂度：存储温度场和功耗分布O(n^2)。

---

编号：835​

类型：低功耗设计，多阈值电压

领域：多阈值电压分配优化

数学领域：线性规划，图着色

数学分析：多阈值电压（Multi-Vt）设计使用高阈值电压（HVT）单元降低泄漏功耗，但速度慢；低阈值电压（LVT）单元速度快，但泄漏高。优化目标：在满足时序约束下，最小化总泄漏功耗。将单元分配阈值电压，可建模为线性规划或图着色问题。

数学方程式名称及方程表达：

每个单元i可选择阈值电压Vt_i ∈ {LVT, SVT, HVT}，对应延迟D_i(Vt_i)和泄漏功耗P_leak_i(Vt_i)。

时序约束：对于每条路径，Σ D_i(Vt_i) ≤ T_cycle。

目标：最小化总泄漏功耗Σ P_leak_i(Vt_i)。

可建模为整数线性规划，或使用启发式算法，如先全部用HVT，然后对关键路径用LVT。

数学方程式的参数列表与逐步推理过程：

• 参数：

  i：单元索引。

  Vt_i：单元i的阈值电压选择。

  D_i(Vt_i)：单元延迟，是Vt_i的函数。

  P_leak_i(Vt_i)：单元泄漏功耗，是Vt_i的函数。

  T_cycle：时钟周期。

• 推理过程：

  1. 阈值电压影响：HVT单元泄漏功耗低，但延迟大；LVT单元延迟小，但泄漏高。

  2. 优化：对非关键路径使用HVT单元，关键路径使用LVT单元，以降低总泄漏功耗。

  3. 问题建模：单元延迟和泄漏是离散值，可建模为整数线性规划。

  4. 求解：由于问题规模大，常用贪婪算法：开始时所有单元用HVT，进行时序分析，对违例路径上的单元升级为LVT，直到时序满足。

  5. 考虑耦合：单元阈值电压改变可能影响相邻路径。

     软件依赖：低功耗设计工具（如Multi-Vt优化工具）；时序分析工具。

     硬件依赖：多阈值电压单元库。

     应用场景：低功耗设计，减少泄漏功耗。

     时间复杂度：贪婪算法O(N * P)，N为单元数，P为路径数。

     空间复杂度：存储单元延迟和功耗O(N)。

---

编号：836​

类型：物理设计，布线

领域：时钟树综合中的缓冲器插入优化

数学领域：动态规划，树优化

数学分析：时钟树综合中，缓冲器插入用于驱动长互连，减少延迟和偏斜。优化缓冲器插入的位置和尺寸，以最小化功耗或面积，同时满足偏斜和延迟约束。可建模为树上的动态规划问题。

数学方程式名称及方程表达：

时钟树为二叉树，每个节点有电容负载C。

缓冲器插入可选位置为树节点，缓冲器库有不同尺寸。

延迟模型：D = R_b * C + D_int，其中R_b是缓冲器驱动电阻，C是负载电容，D_int是缓冲器本征延迟。

目标：最小化总功耗Σ P_i，其中P_i是缓冲器i的功耗。

约束：

1. 偏斜约束：|D_i - D_j| ≤ T_skew_max，对于所有叶节点i,j。

2. 延迟约束：D_i ≤ T_max。

   动态规划：从叶节点向根传递候选解，每个候选解为(电容, 延迟, 功耗)的集合。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     C：节点负载电容。

     R_b：缓冲器驱动电阻。

     D_int：缓冲器本征延迟。

     T_skew_max：最大允许偏斜。

     T_max：最大允许延迟。

     P_i：缓冲器功耗。

   • 推理过程：

     1. 缓冲器作用：驱动大负载，减少延迟，隔离互连影响。

     2. 缓冲器尺寸：大尺寸缓冲器驱动能力强，但功耗大。

     3. 动态规划：从叶节点开始，每个节点计算所有可能的缓冲器插入方案的(电容, 延迟, 功耗)三元组。然后向上传递，合并子节点的解。

     4. 偏斜约束：在合并时，检查左右子树的延迟差是否满足偏斜约束。

     5. 最终选择根节点的解，满足延迟约束且功耗最小。

        软件依赖：时钟树综合工具（如ICC）。

        硬件依赖：缓冲器库。

        应用场景：时钟树缓冲器插入，优化功耗和偏斜。

        时间复杂度：动态规划O(N * M^2)，N为节点数，M为候选解数。

        空间复杂度：存储候选解O(N * M)。

---

编号：837​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的通道共享优化

数学领域：图论，匹配问题

数学分析：测试压缩中，多个扫描链可共享测试仪通道，通过时分复用。优化通道共享配置，以最小化测试时间。每个通道可连接多个扫描链，但扫描链长度需调整平衡，因为测试时间由最长扫描链决定。

数学方程式名称及方程表达：

设测试仪通道数M，扫描链数N（N > M）。

将扫描链分组，每组共享一个通道，组内扫描链串行移位。

测试时间T = max_j ( Σ_{i in group j} L_i )，其中L_i是扫描链i的长度。

优化目标：最小化T。

约束：每组扫描链总长度尽可能平衡。

可建模为多路划分问题。

数学方程式的参数列表与逐步推理过程：

• 参数：

  M：通道数。

  N：扫描链数。

  L_i：扫描链i的长度。

  T：测试时间。

• 推理过程：

  1. 通道共享：一个测试仪通道通过多路复用驱动多个扫描链，但每次只能移位一个扫描链的数据。因此，测试时间由最长组的扫描链总长度决定。

  2. 优化：将扫描链分配到M个组，使得最大组的总长度最小。这是经典的多路划分问题，即最小化最大子集和。

  3. 算法：将扫描链按长度降序排序，然后依次分配到当前总长度最小的组。

  4. 考虑解压缩：如果使用解压缩器，一个通道可同时驱动多个扫描链，但需考虑解压缩器扩展比。

     软件依赖：测试压缩工具。

     硬件依赖：解压缩器结构。

     应用场景：测试压缩，优化通道共享以减少测试时间。

     时间复杂度：排序O(N log N)，分配O(N log M)。

     空间复杂度：存储扫描链长度O(N)。

---

编号：838​

类型：时序分析，先进工艺

领域：片上变化（OCV）的降额因子计算

数学领域：统计时序，最坏情况分析

数学分析：由于工艺变化，单元延迟和互连延迟存在变化。传统时序分析使用降额因子（derate factor）将延迟缩放，模拟最坏情况。降额因子基于变化范围和置信区间计算。

数学方程式名称及方程表达：

延迟变化模型：D = D_nom * (1 + δ)，其中δ是随机变量，均值为0，标准差σ。

降额因子：对于建立时间检查，使用 late derate 增加路径延迟，early derate 减少时钟延迟。

例如，设置 late derate = 1 + 3σ，early derate = 1 - 3σ。

但需考虑路径深度相关性和共同路径悲观消除（CPPR）。

数学方程式的参数列表与逐步推理过程：

• 参数：

  D_nom：标称延迟。

  δ：相对变化，假设服从高斯分布。

  σ：延迟变化标准差。

  late derate：用于数据路径延迟的降额因子。

  early derate：用于时钟路径延迟的降额因子。

• 推理过程：

  1. 变化来源：制造工艺变化导致晶体管尺寸、阈值电压等参数变化，引起延迟变化。

  2. 降额因子：为了覆盖最坏情况，将延迟乘以一个大于1的因子（late derate）或小于1的因子（early derate）。

  3. 计算：基于工艺角数据和统计分析，确定3σ变化范围，得到降额因子。

  4. CPPR：时钟路径中的共同部分不受变化影响，因为变化在同一方向上。因此，在计算偏斜时，共同路径的变化应抵消。

  5. 先进方法：使用统计时序分析（SSTA）直接计算延迟分布，而不是使用固定降额因子。

     软件依赖：时序分析工具（支持OCV）。

     硬件依赖：工艺变化模型。

     应用场景：静态时序分析，考虑工艺变化。

     时间复杂度：OCV分析增加常数因子复杂度。

     空间复杂度：存储降额因子O(1)。

---

编号：839​

类型：低功耗设计，自适应电压缩放（AVS）

数学领域：控制理论，反馈控制

数学分析：自适应电压缩放根据工作负载和温度调整电压，以最小化功耗。使用反馈控制，监测电路性能（如关键路径延迟），调整电压使性能恰好满足要求。

数学方程式名称及方程表达：

性能监测器测量关键路径延迟D_actual，与目标延迟D_target比较。

误差e = D_actual - D_target。

控制器（如PID）计算电压调整量ΔV = K_p e + K_i ∫ e dt + K_d de/dt。

电压调节器输出新电压V_new = V_old + ΔV。

目标：使D_actual接近D_target，同时最小化电压（功耗）。

数学方程式的参数列表与逐步推理过程：

• 参数：

  D_actual：实测延迟。

  D_target：目标延迟。

  e：误差。

  K_p, K_i, K_d：PID参数。

  ΔV：电压调整量。

  V：电源电压。

• 推理过程：

  1. 关键路径监测：在芯片中插入关键路径复制品，测量其延迟，反映工艺、电压、温度变化。

  2. 反馈控制：根据延迟误差调整电压，使延迟恒定。

  3. 功耗最小化：由于延迟与电压相关，降低电压可降低功耗，但延迟增加。通过控制，使延迟刚好满足要求，从而电压最小。

  4. 稳定性：需设计控制器参数，保证环路稳定，无振荡。

  5. 实现：数字控制器或模拟电路实现。

     软件依赖：AVS控制器设计工具。

     硬件依赖：电压调节器；关键路径监测电路。

     应用场景：自适应电压缩放，降低功耗。

     时间复杂度：控制环路频率通常为kHz-MHz。

     空间复杂度：控制器状态存储O(1)。

---

编号：840​

类型：物理设计，布局

领域：布局规划中的模块形状优化

数学领域：几何规划，整数规划

数学分析：布局规划中，模块形状可调整（如长宽比可变），以优化芯片面积和线长。优化模块形状和位置，最小化芯片面积和总线长。可建模为混合整数线性规划。

数学方程式名称及方程表达：

设模块i的宽度w_i和高度h_i，面积A_i固定，w_i * h_i = A_i，长宽比约束：r_min ≤ w_i/h_i ≤ r_max。

模块位置(x_i, y_i)，无重叠约束：x_i + w_i ≤ x_j 或 x_j + w_j ≤ x_i 或 y_i + h_i ≤ y_j 或 y_j + h_j ≤ y_i。

目标：最小化芯片面积W * H + λ * 总线长，其中总线长估计为半周长线长。

数学方程式的参数列表与逐步推理过程：

• 参数：

  w_i, h_i：模块宽度和高度。

  A_i：模块面积。

  r_min, r_max：模块长宽比上下限。

  (x_i, y_i)：模块左下角坐标。

  W, H：芯片宽度和高度。

  λ：线长权重。

• 推理过程：

  1. 模块形状：模块可以是软模块（形状可变）或硬模块（形状固定）。软模块可在面积固定下调整长宽比。

  2. 无重叠约束：模块不能重叠，用线性不等式表示。

  3. 目标：最小化芯片面积（包围所有模块的最小矩形）和总线长的加权和。

  4. 求解：该问题是NP-hard。常用模拟退火或整数线性规划求解。

  5. 步骤：先确定模块形状，然后进行布局。

     软件依赖：布局规划工具（如Floorplan工具）。

     硬件依赖：模块面积和形状约束。

     应用场景：芯片布局规划，优化模块形状和位置。

     时间复杂度：NP-hard，启发式算法O(n^2)或更高。

     空间复杂度：存储模块位置和形状O(n)。

---

编号：841​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的种子选择优化

数学领域：线性代数，随机算法

数学分析：测试压缩中，使用LFSR生成测试向量。种子是LFSR的初始状态。优化选择种子，以生成覆盖所有故障的测试向量，且种子数量最小。可建模为集合覆盖问题：每个种子对应一组可检测的故障，选择最少的种子覆盖所有故障。

数学方程式名称及方程表达：

设故障集合F，种子集合S。

每个种子s可检测的故障集合C(s) ⊆ F。

目标：选择最小种子集合T ⊆ S，使得∪_{s∈T} C(s) = F。

约束：每个种子对应LFSR的一个初始状态，测试向量长度固定。

数学方程式的参数列表与逐步推理过程：

• 参数：

  F：故障集合。

  S：候选种子集合。

  C(s)：种子s可检测的故障集合。

  T：选择的种子集合。

• 推理过程：

  1. LFSR生成测试向量：LFSR运行产生伪随机序列，作为测试向量。

  2. 故障模拟：对于每个种子，模拟生成的测试向量，确定检测到的故障。

  3. 种子选择：选择一组种子，使其覆盖所有故障。

  4. 优化：最小化种子数量，以减少测试数据量。

  5. 算法：贪婪算法，每次选择覆盖最多未覆盖故障的种子。

  6. 考虑测试时间：种子数量影响测试时间，需折衷。

     软件依赖：ATPG工具；故障模拟器。

     硬件依赖：LFSR硬件。

     应用场景：基于LFSR的测试压缩，优化种子选择。

     时间复杂度：贪婪算法O(|S| * |F|)。

     空间复杂度：存储覆盖关系O(|S| * |F|)。

---

编号：842​

类型：时序分析，时钟树

领域：时钟树功耗优化

数学领域：动态规划，树优化

数学分析：时钟树功耗占芯片功耗较大比例。优化时钟树拓扑和缓冲器尺寸，最小化功耗，同时满足偏斜和延迟约束。时钟树功耗包括缓冲器功耗和互连功耗。

数学方程式名称及方程表达：

时钟树功耗P = Σ P_buf + Σ P_wire。

缓冲器功耗P_buf = C_buf Vdd² f，其中C_buf是缓冲器输入电容。

互连功耗P_wire = C_wire Vdd² f，其中C_wire是互连电容。

优化变量：时钟树拓扑（二叉树、H树等），缓冲器位置和尺寸。

约束：偏斜 ≤ T_skew_max，延迟 ≤ T_max。

动态规划从叶节点向根传递候选解（电容, 延迟, 功耗）。

数学方程式的参数列表与逐步推理过程：

• 参数：

  P_buf：缓冲器功耗。

  P_wire：互连功耗。

  C_buf：缓冲器输入电容。

  C_wire：互连电容。

  T_skew_max：最大偏斜。

  T_max：最大延迟。

• 推理过程：

  1. 时钟树功耗：主要由缓冲器和互连电容的开关功耗组成。

  2. 优化：选择低功耗缓冲器，减少总电容。但缓冲器尺寸影响延迟和驱动能力。

  3. 动态规划：类似缓冲器插入问题，但目标是最小化功耗。

  4. 权衡：减少缓冲器尺寸可降低功耗，但可能增加延迟，需满足约束。

     软件依赖：时钟树综合工具。

     硬件依赖：缓冲器库。

     应用场景：低功耗时钟树设计。

     时间复杂度：动态规划O(N * M^2)。

     空间复杂度：存储候选解O(N * M)。

---

编号：843​

类型：低功耗设计，门控时钟

领域：门控时钟的功耗节省分析

数学领域：概率，开关活动性

数学分析：门控时钟通过关闭不工作的模块时钟，减少时钟树和触发器的动态功耗。功耗节省取决于时钟使能信号的活动因子。需分析使能信号的概率，计算功耗节省。

数学方程式名称及方程表达：

时钟树功耗P_clk = C_clk Vdd² f。

门控后，当时钟使能为0时，时钟树不翻转，功耗为0。

节省的功耗ΔP = P_clk * (1 - α_enable)，其中α_enable是使能信号为1的概率。

但需考虑时钟门控单元本身的功耗。

总节省ΔP_total = ΔP - P_gating。

数学方程式的参数列表与逐步推理过程：

• 参数：

  P_clk：时钟树功耗。

  α_enable：时钟使能信号为1的概率。

  P_gating：时钟门控单元功耗。

  ΔP_total：总功耗节省。

• 推理过程：

  1. 时钟功耗：时钟树和触发器在时钟翻转时消耗功耗。

  2. 门控时钟：当时钟使能无效时，关闭时钟，停止翻转。

  3. 节省：节省的功耗与使能信号为0的概率成正比。

  4. 开销：时钟门控单元增加面积和功耗。

  5. 设计：使能信号应尽可能为0，以最大化节省。

     软件依赖：功耗分析工具。

     硬件依赖：时钟门控单元。

     应用场景：门控时钟插入，评估功耗节省。

     时间复杂度：活动因子分析O(n)。

     空间复杂度：存储活动因子O(1)。

---

编号：844​

类型：物理设计，布线

领域：全局布线中的拥挤度优化

数学领域：网络流，线性规划

数学分析：全局布线将线网分配到布线网格，需避免拥挤。拥挤度定义为网格边上的需求超过容量的程度。优化目标：最小化总拥挤度，或消除拥挤。可建模为多商品流问题，其中每条边有容量约束。

数学方程式名称及方程表达：

布线区域划分为网格，每个边e有容量c_e。

线网k的需求为1，需从源到汇连接。

变量：f_e^k表示线网k在边e上的流量（0或1）。

目标：最小化总拥挤度Σ max(0, Σ_k f_e^k - c_e)。

或最小化最大拥挤度max_e (Σ_k f_e^k / c_e)。

约束：流量守恒，每个线网形成一条路径。

数学方程式的参数列表与逐步推理过程：

• 参数：

  e：网格边。

  c_e：边e的容量（轨道数）。

  k：线网索引。

  f_e^k：流量。

• 推理过程：

  1. 拥挤度：如果边上的线网数量超过容量，则拥挤，可能导致详细布线无法完成。

  2. 全局布线：将线网分配路径，避免拥挤。

  3. 优化：使用整数线性规划或启发式算法，如迷宫布线或协商布线。

  4. 协商布线：线网迭代布线，根据拥挤度调整路径。

     软件依赖：全局布线工具。

     硬件依赖：布线资源信息。

     应用场景：全局布线，减少拥挤。

     时间复杂度：网络流算法O(V^2 E)。

     空间复杂度：存储网格图O(V+E)。

---

编号：845​

类型：时序分析，先进工艺

领域：统计静态时序分析（SSTA）

数学领域：概率论，随机过程

数学分析：SSTA将延迟建模为随机变量，考虑工艺变化的相关性，计算延迟分布和时序裕量分布。常用线性模型：D = D0 + Σ a_i ΔX_i，其中ΔX_i是随机工艺参数。

数学方程式名称及方程表达：

延迟模型：D = D0 + Σ_{i=1}^n a_i ΔX_i，其中ΔX_i是均值为0、方差为1的独立随机变量。

则延迟的均值μ_D = D0，方差σ_D² = Σ a_i²。

对于路径延迟，路径延迟为各段延迟之和，均值和方差可加。

但需考虑相关性：如果两段延迟共享相同的工艺参数，则相关系数不为0。

时序裕量S = T_cycle - D，S也是随机变量。

计算S的均值和方差，得到满足时序的概率P(S > 0)。

数学方程式的参数列表与逐步推理过程：

• 参数：

  D0：标称延迟。

  a_i：灵敏度系数。

  ΔX_i：工艺随机变量。

  μ_D：延迟均值。

  σ_D：延迟标准差。

  S：时序裕量。

• 推理过程：

  1. 工艺变化：晶体管和互连参数变化导致延迟变化。

  2. 线性模型：将延迟表示为工艺参数的线性函数，适用于小变化。

  3. 相关性：相邻器件工艺参数相关，距离越远相关性越低。

  4. 路径延迟：路径延迟为各段延迟之和，方差为各段方差之和加上协方差项。

  5. 时序裕量：计算裕量的分布，得到良率。

  6. 优点：SSTA提供统计良率，比最坏情况分析更准确。

     软件依赖：统计时序分析工具（如PrimeTime SI）。

     硬件依赖：工艺变化模型。

     应用场景：先进工艺时序分析，评估时序良率。

     时间复杂度：SSTA比STA稍高，但仍为线性。

     空间复杂度：存储相关矩阵O(n^2)。

---

编号：846​

类型：低功耗设计，电源门控

领域：电源门控泄漏功耗节省分析

数学领域：指数模型，概率

数学分析：电源门关断时，模块泄漏功耗降为0，但唤醒有能量开销。需评估电源门控的节能效果，确定何时关断电源。

数学方程式名称及方程表达：

设模块泄漏功耗P_leak，关断后功耗为0。

唤醒能量E_wake。

关断时间T_off，则节省能量ΔE = P_leak * T_off - E_wake。

只有当ΔE > 0时，电源门控才节能。

最小关断时间T_off_min = E_wake / P_leak。

数学方程式的参数列表与逐步推理过程：

• 参数：

  P_leak：泄漏功耗。

  E_wake：唤醒能量。

  T_off：关断时间。

  ΔE：净节省能量。

• 推理过程：

  1. 电源门控在模块空闲时关断电源，消除泄漏功耗。

  2. 但关断和唤醒有能量开销，包括保存/恢复状态的能量。

  3. 只有当关断时间足够长，节省的泄漏能量超过唤醒开销，才值得使用电源门控。

  4. 最小关断时间由泄漏功耗和唤醒能量决定。

  5. 设计电源门控策略，预测空闲时间，决定是否关断。

     软件依赖：功耗分析工具。

     硬件依赖：电源开关模型。

     应用场景：电源门控决策，评估节能效果。

     时间复杂度：O(1)。

     空间复杂度：O(1)。

---

编号：847​

类型：物理设计，布局

领域：布局合法化中的最小位移优化

数学领域：线性规划，最小成本流

数学分析：合法化需移动单元消除重叠，同时最小化总位移。可建模为最小成本流问题：单元从初始位置移动到目标位置，移动成本为曼哈顿距离，目标是最小化总移动距离。

数学方程式名称及方程表达：

设单元i初始位置(x_i, y_i)，目标位置(x'i, y'i)。

移动成本d_i = |x'i - x_i| + |y'i - y_i|。

目标：最小化Σ d_i。

约束：目标位置无重叠，且满足放置规则。

可分解为x和y方向独立优化。

数学方程式的参数列表与逐步推理过程：

• 参数：

  (x_i, y_i)：初始位置。

  (x'i, y'i)：目标位置。

  d_i：移动距离。

• 推理过程：

  1. 重叠检测：计算单元重叠区域。

  2. 最小位移：移动单元以消除重叠，且移动最小。

  3. 算法：将单元视为粒子，有排斥力，模拟退火或网络流求解。

  4. 网络流方法：将区域划分为网格，单元从初始网格移动到目标网格，流量守恒。

     软件依赖：合法化工具。

     硬件依赖：单元尺寸。

     应用场景：布局合法化，最小化单元移动。

     时间复杂度：网络流O(V^2 E)。

     空间复杂度：存储单元位置O(n)。

---

编号：848​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的X-屏蔽优化

数学领域：布尔代数，集合覆盖

数学分析：测试响应中的未知值（X）需屏蔽，以免污染签名。但屏蔽过多会降低故障覆盖率。优化X-屏蔽逻辑，使用最少的屏蔽位屏蔽所有X，同时保持故障覆盖率。

数学方程式名称及方程表达：

设测试响应矩阵R，元素为0,1,X。

屏蔽矩阵M，M(i,j)=1表示屏蔽位置(i,j)。

目标：最小化Σ M(i,j)。

约束：对于每个测试向量i，如果该向量检测到故障f，则至少有一个未屏蔽的输出位与无故障响应不同。

数学方程式的参数列表与逐步推理过程：

• 参数：

  R：测试响应矩阵。

  M：屏蔽矩阵。

  f：故障。

• 推理过程：

  1. 识别X位置。

  2. 确定哪些X会掩盖故障效应。

  3. 选择屏蔽位，以最小数量屏蔽所有X，同时不掩盖故障。

  4. 集合覆盖问题。

     软件依赖：DFT压缩工具。

     硬件依赖：X-屏蔽逻辑。

     应用场景：测试压缩，处理未知响应。

     时间复杂度：集合覆盖NP-hard，启发式算法。

     空间复杂度：存储响应矩阵O(n)。

---

编号：849​

类型：时序分析，时钟树

领域：时钟树偏斜优化

数学领域：树优化，线性规划

数学分析：时钟树偏斜是时钟到达不同叶节点的时间差。优化时钟树拓扑和缓冲器插入，使偏斜最小。常用H树或平衡树结构。

数学方程式名称及方程表达：

偏斜T_skew = max_{i,j} |T_i - T_j|。

目标：最小化T_skew。

约束：时钟树延迟不超过上限。

缓冲器插入可调整延迟。

数学方程式的参数列表与逐步推理过程：

• 参数：

  T_i：时钟到达叶节点i的时间。

  T_skew：偏斜。

• 推理过程：

  1. 构建平衡树，使路径长度相等。

  2. 插入缓冲器，补偿负载差异。

  3. 使用时钟树综合工具。

     软件依赖：时钟树综合工具。

     硬件依赖：缓冲器库。

     应用场景：时钟树综合，减少偏斜。

     时间复杂度：O(n log n)。

     空间复杂度：O(n)。

---

编号：850​

类型：低功耗设计，多电压设计

领域：电压域接口优化

数学领域：图论，最短路径

数学分析：多电压域间信号需电平转换器。优化电平转换器的插入位置和类型，最小化面积和延迟开销。

数学方程式名称及方程表达：

电平转换器延迟D_ls，面积A_ls。

目标：最小化Σ (D_ls + λ A_ls)。

约束：电压域间信号必须经过电平转换器。

可建模为最短路径问题，节点为电压域，边权重为电平转换器开销。

数学方程式的参数列表与逐步推理过程：

• 参数：

  D_ls：延迟开销。

  A_ls：面积开销。

  λ：权重因子。

• 推理过程：

  1. 识别电压域边界信号。

  2. 选择电平转换器类型（高到低或低到高）。

  3. 插入电平转换器，满足时序。

     软件依赖：低功耗设计工具。

     硬件依赖：电平转换器库。

     应用场景：多电压设计，电平转换器插入。

     时间复杂度：O(V+E)。

     空间复杂度：O(V+E)。

---

编号：851​

类型：物理设计，布局

领域：布局规划中的电源规划协同优化

数学领域：线性规划，网络流

数学分析：电源规划需在芯片上布置电源网格，以满足IR压降和电迁移约束。布局规划影响电源网络电阻和电流密度。协同优化模块位置和电源网格，以最小化IR压降和电源网格面积。可建模为线性规划：决策变量为电源网格参数和模块位置，目标为最小化电源网格面积，约束为IR压降不超过阈值。

数学方程式名称及方程表达：

IR压降模型：根据欧姆定律，V = I * R。电源网格电阻R与金属宽度和长度有关。

约束：对于每个电源节点i，IR压降ΔV_i ≤ ΔV_max。

电源网格面积：A_pg = Σ w_j * L_j，其中w_j是电源线宽度，L_j是长度。

优化目标：最小化A_pg + λ * 总线长，其中总线长为模块间线长估计。

约束：模块位置约束，电源网格设计规则约束。

数学方程式的参数列表与逐步推理过程：

• 参数：

  i：电源节点索引。

  ΔV_i：节点i的IR压降。

  ΔV_max：最大允许IR压降。

  I_i：节点i的电流。

  R_i：节点i到电源焊盘的电阻。

  w_j：电源线j的宽度。

  L_j：电源线j的长度。

  A_pg：电源网格总面积。

  λ：权重因子。

• 推理过程：

  1. 电源规划目标：提供稳定的电源电压，IR压降过大会导致电路性能下降甚至失效。

  2. 模块位置影响电流分布：大功耗模块应靠近电源焊盘，以减少电阻。

  3. 电源网格设计：增加电源线宽度和密度可降低电阻，但增加面积。

  4. 协同优化：在布局规划阶段考虑电源网络，将大功耗模块放置在电源焊盘附近，并优化电源网格布线。

  5. 建模：将电源网格建模为电阻网络，求解节点电压。但该问题耦合了布局和电源网格设计，复杂度高。

  6. 求解方法：交替优化，先固定模块位置优化电源网格，再根据电源网格调整模块位置，迭代进行。

  7. 目标函数：最小化电源网格面积和总线长的加权和，满足IR压降约束。

     软件依赖：电源完整性工具（如RedHawk）；布局规划工具。

     硬件依赖：工艺参数（金属电阻、电流密度）。

     应用场景：布局与电源规划协同设计，减少IR压降。

     时间复杂度：电阻网络求解O(n^3)，n为节点数。

     空间复杂度：存储电阻矩阵O(n^2)。

---

编号：852​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的测试向量生成优化

数学领域：布尔可满足性（SAT），线性代数

数学分析：测试压缩利用未指定位（X）生成紧凑的测试向量。通过求解线性方程组，将测试立方扩展为压缩向量。优化线性方程组求解过程，以减少计算复杂度和提高压缩率。

数学方程式名称及方程表达：

测试立方表示为向量c，其中部分位已知（0或1），部分位为X。

解压缩器是线性变换，表示为矩阵A，将压缩向量s映射到扫描链输入：c = A s。

已知c的部分位，求解s，使得满足方程。

对于未知位，无约束。

优化：选择s，使得c中已知位满足方程。

可建模为线性方程组求解：A' s = c'，其中A'和c'对应已知位。

数学方程式的参数列表与逐步推理过程：

• 参数：

  c：测试立方向量，长度为N。

  s：压缩向量（种子），长度为M，M < N。

  A：N×M矩阵，表示解压缩线性变换。

  A'：k×M矩阵，k是已知位的数量。

  c'：已知位向量，长度为k。

• 推理过程：

  1. 解压缩器：通常是线性网络，如线性扩展器或LFSR。

  2. 测试立方：由ATPG生成，包含已知位和未知位。

  3. 求解：已知c的部分位，求解s，使得A' s = c'。如果方程有解，则压缩成功；否则，需修改测试立方或增加压缩向量长度。

  4. 优化：通过选择解压缩矩阵A的结构（如稀疏矩阵），使得方程易于求解，且压缩率高。

  5. 算法：使用高斯消元法或SAT求解器。

     软件依赖：测试压缩工具；SAT求解器。

     硬件依赖：解压缩器结构。

     应用场景：测试压缩，生成压缩测试向量。

     时间复杂度：求解线性方程组O(k^3)，k为已知位数。

     空间复杂度：存储矩阵O(k * M)。

---

编号：853​

类型：时序分析，先进工艺

领域：时钟树综合中的时钟偏差调度（Clock Skew Scheduling）

数学领域：线性规划，图论

数学分析：时钟偏差调度故意引入时钟偏斜，以提高电路性能。通过调整时钟到达时间，使关键路径获得更多时间，从而降低时钟周期。优化问题：在时钟树中设置每个触发器的时钟到达时间，满足建立时间和保持时间约束，最小化时钟周期。可建模为线性规划。

数学方程式名称及方程表达：

设触发器i的时钟到达时间为t_i。

建立时间约束：t_j - t_i ≥ D{ij} + T_setup - T_cycle，其中D{ij}是从触发器i到j的最大路径延迟。

保持时间约束：t_j - t_i ≤ D{ij_min} - T_hold，其中D{ij_min}是最小路径延迟。

目标：最小化T_cycle。

变量：t_i和T_cycle。

数学方程式的参数列表与逐步推理过程：

• 参数：

  t_i：触发器i的时钟到达时间。

  D_{ij}：从触发器i到j的最大路径延迟。

  D_{ij_min}：最小路径延迟。

  T_setup：建立时间。

  T_hold：保持时间。

  T_cycle：时钟周期。

• 推理过程：

  1. 传统时钟树追求零偏斜，但故意引入偏斜可以优化时序。

  2. 建立时间约束：数据从触发器i出发，经过组合逻辑，必须在触发器j的捕获时钟沿之前稳定。

  3. 保持时间约束：数据在捕获时钟沿之后必须保持稳定一段时间。

  4. 时钟偏差调度：通过调整t_i和t_j，使约束更容易满足，从而降低T_cycle。

  5. 求解：将约束表示为线性不等式，用线性规划求解最小T_cycle和对应的t_i。

  6. 实现：得到t_i后，设计时钟树实现这些时钟到达时间。

     软件依赖：时序优化工具；时钟树综合工具。

     硬件依赖：时钟树可调延迟（如缓冲器插入）。

     应用场景：高性能设计，降低时钟周期。

     时间复杂度：线性规划O(n^3.5)，n为触发器数。

     空间复杂度：存储约束O(n^2)。

---

编号：854​

类型：低功耗设计，动态电压频率缩放（DVFS）

数学领域：控制理论，优化

数学分析：DVFS根据工作负载动态调整电压和频率，以节省功耗。优化问题：在性能约束下，选择电压和频率，最小化功耗。功耗模型：P = α C V^2 f + I_leak V。电压和频率相关：f ∝ (V - V_th)^α / V。

数学方程式名称及方程表达：

功耗模型：P = α C V^2 f + I_leak V。

性能约束：f ≥ f_min，其中f_min是当前工作负载所需的最小频率。

电压-频率关系：f = k (V - V_th)^α / V，近似线性：f ∝ V。

优化：给定f，求最小V满足时序，然后计算P。

目标：最小化P，满足f ≥ f_min。

数学方程式的参数列表与逐步推理过程：

• 参数：

  P：功耗。

  α：活动因子。

  C：负载电容。

  V：电压。

  f：频率。

  I_leak：泄漏电流。

  f_min：最小所需频率。

  k：常数。

  V_th：阈值电压。

• 推理过程：

  1. 动态功耗与V^2 f成正比，泄漏功耗与V成正比。

  2. 降低电压可降低功耗，但也会降低最大工作频率。

  3. 当工作负载较低时，降低频率和电压，节省功耗。

  4. 优化：监测工作负载，确定所需最小频率，然后调整到该频率下的最低电压。

  5. 电压-频率关系：通常频率与电压成正比，但精确模型更复杂。

  6. 控制策略：使用查找表或公式，根据频率查询对应电压。

     软件依赖：DVFS控制算法；功耗管理单元。

     硬件依赖：电压调节器；频率调节器。

     应用场景：动态电压频率缩放，降低功耗。

     时间复杂度：控制算法O(1)。

     空间复杂度：O(1)。

---

编号：855​

类型：物理设计，布线

领域：时钟树综合中的时钟网格（Clock Mesh）优化

数学领域：图论，线性规划

数学分析：时钟网格使用网格结构分布时钟，减少偏斜，但功耗较大。优化网格尺寸和驱动点位置，以在偏斜和功耗之间折衷。可建模为电阻-电容网络，求解节点电压，计算偏斜和功耗。

数学方程式名称及方程表达：

时钟网格为电阻-电容网络，节点方程：G V = I，其中G是电导矩阵，V是节点电压，I是电流源。

偏斜：max(V_i) - min(V_i) 的延迟差异。

功耗：P = Σ C_i V^2 f。

目标：最小化功耗，约束偏斜 ≤ T_skew_max。

变量：网格尺寸、驱动点位置、驱动强度。

数学方程式的参数列表与逐步推理过程：

• 参数：

  G：电导矩阵。

  V：节点电压向量。

  I：电流源向量。

  C_i：节点电容。

  f：频率。

  T_skew_max：最大偏斜。

• 推理过程：

  1. 时钟网格：网格结构可减少偏斜，但电容大，功耗高。

  2. 建模：将网格视为RC网络，求解稳态电压（或瞬态响应）。

  3. 偏斜：网格上不同点的时钟到达时间差异。

  4. 优化：选择网格尺寸（网格线间距），网格尺寸小则电阻小、偏斜小，但电容大。

  5. 驱动点：驱动点位置影响电压分布，应均匀分布。

  6. 求解：使用线性规划或仿真优化，调整设计参数。

     软件依赖：时钟树综合工具（支持网格）。

     硬件依赖：网格RC参数。

     应用场景：高性能时钟分布，低偏斜需求。

     时间复杂度：RC网络求解O(n^3)。

     空间复杂度：存储矩阵O(n^2)。

---

编号：856​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的广播扫描优化

数学领域：图论，集合覆盖

数学分析：广播扫描将一个扫描链的输出广播到多个扫描链的输入，减少测试时间。优化广播结构，以最小化测试时间，同时满足故障覆盖率。可建模为有向无环图，其中节点为扫描链，边表示广播关系。

数学方程式名称及方程表达：

设扫描链集合S，广播关系B ⊆ S × S，表示一个扫描链驱动另一个扫描链。

测试时间由最长扫描链长度决定。

目标：最小化测试时间，约束：广播结构无环，且故障覆盖率不降低。

数学方程式的参数列表与逐步推理过程：

• 参数：

  S：扫描链集合。

  B：广播关系。

  L_i：扫描链i的长度。

• 推理过程：

  1. 广播扫描：一个扫描链的输出作为多个扫描链的输入，同时加载数据，减少移位周期。

  2. 测试时间：由最长扫描链决定，但广播可能使多个链并行加载。

  3. 优化：设计广播结构，使扫描链长度平衡，且无循环广播（避免冲突）。

  4. 故障覆盖率：广播可能降低故障覆盖率，因为不同扫描链接收相同数据。需通过故障模拟验证。

  5. 算法：构建广播树，根链为广播源，叶子链为接收者。

     软件依赖：测试压缩工具；故障模拟器。

     硬件依赖：广播扫描硬件。

     应用场景：测试压缩，减少测试时间。

     时间复杂度：构建广播树O(|S|^2)。

     空间复杂度：存储广播关系O(|S|^2)。

---

编号：857​

类型：时序分析，先进工艺

领域：互连线延迟的Elmore延迟模型

数学领域：RC电路分析，图论

数学分析：Elmore延迟模型估计RC树网络的延迟。将互连线建模为RC树，计算从源点到每个汇点的Elmore延迟，作为延时估计。Elmore延迟是实际延迟的一阶近似。

数学方程式名称及方程表达：

RC树：根节点为驱动点，叶节点为负载。

电阻R_i在路径上，电容C_j在节点上。

从根到节点i的Elmore延迟：T_i = Σ R_k C_subtree(k)，其中R_k是根到i路径上的电阻，C_subtree(k)是以k为根的子树的电容总和。

数学方程式的参数列表与逐步推理过程：

• 参数：

  R_k：电阻。

  C_j：电容。

  T_i：节点i的Elmore延迟。

• 推理过程：

  1. RC树：互连线通常建模为RC树，电阻和电容分布。

  2. Elmore延迟：计算简单，但高估延迟，用于早期估计。

  3. 计算：从根开始，计算每个节点的下游总电容。

  4. 应用：在布局布线中，用Elmore延迟优化线长和缓冲器插入。

     软件依赖：时序分析工具；RC提取工具。

     硬件依赖：互连线RC参数。

     应用场景：互连线延迟估算。

     时间复杂度：O(n)，n为节点数。

     空间复杂度：O(n)。

---

编号：858​

类型：低功耗设计，多电压设计

领域：电平转换器插入优化

数学领域：图论，最短路径

数学分析：多电压域间信号需要电平转换器。优化电平转换器的插入位置和类型，以最小化面积和延迟开销。电平转换器通常插入在电压域边界，但也可以插入在路径中间。

数学方程式名称及方程表达：

电压域图：节点为电压域，边为信号。

电平转换器延迟D_ls，面积A_ls。

目标：最小化总开销Σ (D_ls + λ A_ls)。

约束：信号路径从电压域V1到V2必须至少经过一个电平转换器。

可建模为最短路径问题，节点为电压域和电平转换器位置。

数学方程式的参数列表与逐步推理过程：

• 参数：

  D_ls：电平转换器延迟。

  A_ls：面积。

  λ：权重因子。

• 推理过程：

  1. 电平转换器：将信号从一个电压转换到另一个电压。

  2. 插入位置：通常在电压域边界，但也可在路径中间插入，以优化时序。

  3. 优化：选择电平转换器类型（高到低、低到高）和位置，使时序违例最小。

  4. 算法：遍历所有信号路径，识别电压域交叉，插入电平转换器。

     软件依赖：低功耗设计工具。

     硬件依赖：电平转换器库。

     应用场景：多电压设计，电平转换器插入。

     时间复杂度：O(V+E)，V为电压域数，E为信号数。

     空间复杂度：O(V+E)。

---

编号：859​

类型：物理设计，布局

领域：标准单元布局的合法化与详细放置

数学领域：线性规划，最小成本流

数学分析：详细放置调整单元位置，以优化线长、时序和拥挤度，同时满足放置规则。可建模为最小成本流或二次规划。目标是最小化总位移和线长增量。

数学方程式名称及方程表达：

设单元初始位置(x_i, y_i)，目标位置(x'i, y'i)。

位移成本：Σ (|x'i - x_i| + |y'i - y_i|)。

线长成本：Σ w_ij (|x'i - x'j| + |y'i - y'j|)。

目标：最小化位移成本 + λ * 线长成本。

约束：无重叠，且目标位置在合法位置（行对齐）。

数学方程式的参数列表与逐步推理过程：

• 参数：

  (x_i, y_i)：初始位置。

  (x'i, y'i)：目标位置。

  w_ij：线网权重。

  λ：权重因子。

• 推理过程：

  1. 详细放置：在全局放置后，调整单元位置，使其合法（无重叠，行对齐）。

  2. 目标：最小化位移，以免破坏全局放置的优化；同时优化线长和时序。

  3. 算法：将布局区域划分为网格，单元在网格内移动。使用网络流或线性规划求解。

  4. 约束：单元必须放置在行内，且不重叠。

     软件依赖：详细放置工具。

     硬件依赖：标准单元行信息。

     应用场景：详细放置，合法化。

     时间复杂度：网络流O(n^3)。

     空间复杂度：O(n^2)。

---

编号：860​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的测试向量应用时间优化

数学领域：调度，优化

数学分析：测试向量应用时间包括移位时间和捕获时间。优化测试向量顺序，以最小化总测试时间。考虑测试向量之间的相似性，可共享部分移位。

数学方程式名称及方程表达：

设测试向量集合V，每个向量需要移位周期L，捕获周期C。

如果两个向量相似，可减少移位周期。

目标：最小化总测试时间T = Σ (L_i + C)。

约束：移位操作可部分共享。

可建模为旅行商问题，节点为测试向量，边权重为移位距离。

数学方程式的参数列表与逐步推理过程：

• 参数：

  V：测试向量集合。

  L_i：向量i的移位周期。

  C：捕获周期（通常固定）。

  T：总测试时间。

• 推理过程：

  1. 测试时间：主要由移位时间决定，捕获时间很短。

  2. 向量相似性：如果两个向量相似，从前一个向量切换到后一个向量只需少量移位。

  3. 优化：排序测试向量，使相邻向量相似，减少移位时间。

  4. 算法：计算向量间距离（汉明距离），然后求解最短路径。

     软件依赖：测试压缩工具。

     硬件依赖：扫描链结构。

     应用场景：测试压缩，优化测试应用时间。

     时间复杂度：旅行商问题NP-hard，启发式算法O(n^2)。

     空间复杂度：存储距离矩阵O(n^2)。

---

编号：861​

类型：时序分析，时钟树

领域：时钟树综合中的缓冲器尺寸优化

数学领域：动态规划，凸优化

数学分析：时钟树中缓冲器尺寸影响延迟、偏斜和功耗。优化缓冲器尺寸，以最小化功耗或面积，同时满足偏斜和延迟约束。可建模为凸优化问题，因为延迟是缓冲器尺寸的凸函数。

数学方程式名称及方程表达：

延迟模型：D = R_b C + D_int，其中R_b是驱动电阻，与尺寸成反比；C是负载电容。

功耗模型：P = α C_b V^2 f，其中C_b是缓冲器输入电容，与尺寸成正比。

目标：最小化Σ P_i，满足延迟约束D_i ≤ T_max，偏斜约束|D_i - D_j| ≤ T_skew。

变量：缓冲器尺寸。

数学方程式的参数列表与逐步推理过程：

• 参数：

  R_b：驱动电阻。

  C：负载电容。

  D_int：本征延迟。

  P：功耗。

  C_b：输入电容。

  T_max：最大延迟。

  T_skew：最大偏斜。

• 推理过程：

  1. 缓冲器尺寸：尺寸越大，驱动能力越强，延迟越小，但功耗和面积越大。

  2. 优化：在时钟树上，调整每个缓冲器的尺寸，使得延迟和偏斜满足约束，功耗最小。

  3. 凸性：延迟关于缓冲器尺寸是凸函数，因此可用凸优化求解。

  4. 算法：从叶节点向根节点，计算延迟和功耗的Pareto曲线，然后向上合并。

     软件依赖：时钟树综合工具。

     硬件依赖：缓冲器库。

     应用场景：时钟树缓冲器尺寸优化。

     时间复杂度：动态规划O(n * m^2)，n为节点数，m为候选尺寸数。

     空间复杂度：O(n * m)。

---

编号：862​

类型：低功耗设计，功耗门控

领域：电源门控的功率网络设计

数学领域：电阻网络分析，线性规划

数学分析：电源门控模块的电源网络需单独设计，以支持关断和唤醒。优化电源开关尺寸和位置，以满足IR压降和浪涌电流约束。电源开关尺寸影响电阻和电容，从而影响IR压降和唤醒时间。

数学方程式名称及方程表达：

电源开关电阻R_sw，电容C_sw。

IR压降：ΔV = I * R_sw，需ΔV ≤ ΔV_max。

浪涌电流：I_inrush = C_total * dV/dt，需I_inrush ≤ I_max。

唤醒时间：T_wake ∝ R_sw C_total。

目标：最小化电源开关面积，满足IR压降和浪涌电流约束。

数学方程式的参数列表与逐步推理过程：

• 参数：

  R_sw：电源开关电阻。

  C_sw：电源开关电容。

  I：最大电流。

  ΔV_max：最大IR压降。

  C_total：模块总电容。

  I_max：最大允许浪涌电流。

• 推理过程：

  1. 电源开关：在电源和模块之间，用于关断电源。

  2. 尺寸：开关尺寸越大，电阻越小，IR压降越小，但面积越大，且电容越大，浪涌电流越大。

  3. 优化：选择开关尺寸，使得IR压降和浪涌电流满足约束，同时面积最小。

  4. 布局：开关应靠近模块，以减小电阻。

     软件依赖：电源完整性工具。

     硬件依赖：电源开关库。

     应用场景：电源门控设计，电源开关优化。

     时间复杂度：O(n)，n为开关数。

     空间复杂度：O(n)。

---

编号：863​

类型：物理设计，布线

领域：串扰优化的布线

数学领域：图论，约束优化

数学分析：串扰噪声与平行走线长度和间距相关。布线时，增加线间距或减少平行长度，以减少串扰。可建模为图着色问题，将线网分配到不同层或轨道，使敏感线网隔离。

数学方程式名称及方程表达：

串扰噪声模型：V_noise = k * L_parallel / S，其中L_parallel是平行长度，S是间距。

约束：对于每个敏感线网，V_noise ≤ V_max。

目标：最小化总线长，满足串扰约束。

变量：线网间距和层分配。

数学方程式的参数列表与逐步推理过程：

• 参数：

  V_noise：串扰噪声。

  L_parallel：平行长度。

  S：线间距。

  k：常数。

  V_max：最大允许噪声。

• 推理过程：

  1. 串扰与平行长度成正比，与间距成反比。

  2. 布线时，对于敏感线网，增加与嘈杂线网的间距。

  3. 优化：在布线资源约束下，调整布线路径，满足串扰约束。

  4. 算法：先布线，然后检查串扰违例，进行增量优化。

     软件依赖：布线工具（串扰优化）。

     硬件依赖：设计规则（间距）。

     应用场景：高性能设计，减少串扰。

     时间复杂度：O(n^2)。

     空间复杂度：O(n^2)。

---

编号：864​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的响应压缩优化

数学领域：信息论，编码理论

数学分析：响应压缩将测试响应压缩为签名，比较签名检测故障。优化压缩函数，以最小化别名概率（即故障响应与无故障响应签名相同）。使用多重签名或卷积压缩减少别名概率。

数学方程式名称及方程表达：

签名长度L，故障响应集合F，无故障响应R0。

别名概率P_alias = |{f: signature(f) = signature(R0)}| / |F|。

目标：最小化P_alias，约束签名长度L。

数学方程式的参数列表与逐步推理过程：

• 参数：

  L：签名长度。

  P_alias：别名概率。

  F：故障集合。

• 推理过程：

  1. 响应压缩：使用MISR或卷积压缩器将响应压缩为签名。

  2. 别名：不同响应可能产生相同签名，导致故障漏检。

  3. 优化：增加签名长度，或使用多重压缩，降低别名概率。

  4. 理论：对于随机响应，别名概率约为1/2^L。

     软件依赖：测试压缩工具。

     硬件依赖：压缩硬件。

     应用场景：响应压缩，减少别名概率。

     时间复杂度：O(n)。

     空间复杂度：O(L)。

---

编号：865​

类型：时序分析，先进工艺

领域：温度对延迟的影响建模

数学领域：热分析，延迟计算

数学分析：温度影响晶体管迁移率，从而影响延迟。延迟与温度的关系可建模为线性或二次函数。需要芯片温度分布，计算每个单元的温度，然后调整延迟。

数学方程式名称及方程表达：

延迟温度系数：D(T) = D0 * (1 + α (T - T0) + β (T - T0)^2)。

其中D0是T0下的延迟，α和β是温度系数。

温度分布由热传导方程求解。

数学方程式的参数列表与逐步推理过程：

• 参数：

  D(T)：温度T下的延迟。

  D0：参考温度T0下的延迟。

  α, β：温度系数。

  T：温度。

• 推理过程：

  1. 温度升高，载流子迁移率降低，延迟增加。

  2. 提取温度系数，建立延迟与温度的关系。

  3. 计算芯片温度分布（通过热分析）。

  4. 根据温度调整每个单元的延迟，进行时序分析。

     软件依赖：热分析工具；时序分析工具。

     硬件依赖：温度传感器模型。

     应用场景：温度感知时序分析。

     时间复杂度：热分析O(n^3)。

     空间复杂度：O(n^2)。

---

编号：866​

类型：低功耗设计，多电压设计

领域：电压域划分的时序优化

数学领域：图划分，线性规划

数学分析：电压域划分影响时序，因为不同电压下单元延迟不同。优化电压域划分，以满足时序约束，同时最小化功耗。可建模为线性规划，决策变量为模块电压分配。

数学方程式名称及方程表达：

每个模块i分配电压V_i ∈ {V1, V2, ...}。

延迟D_i(V_i)是电压的函数。

时序约束：对于路径，Σ D_i(V_i) ≤ T_cycle。

功耗P_i(V_i)是电压的函数。

目标：最小化Σ P_i(V_i)。

数学方程式的参数列表与逐步推理过程：

• 参数：

  V_i：模块i的电压。

  D_i(V_i)：延迟。

  T_cycle：时钟周期。

  P_i(V_i)：功耗。

• 推理过程：

  1. 模块在不同电压下延迟不同，低电压延迟大。

  2. 关键路径模块应分配高电压以满足时序。

  3. 优化：在满足时序约束下，将尽可能多的模块分配到低电压。

  4. 算法：线性规划或启发式迭代。

     软件依赖：低功耗设计工具；时序分析工具。

     硬件依赖：多电压单元库。

     应用场景：电压域划分，时序优化。

     时间复杂度：线性规划O(n^3)。

     空间复杂度：O(n^2)。

---

编号：867​

类型：物理设计，布局

领域：布局合法化中的位移最小化

数学领域：线性规划，最小成本流

数学分析：合法化需移动单元以消除重叠，同时最小化总位移。可建模为最小成本流问题，其中单元从初始位置移动到目标位置，移动成本为曼哈顿距离。

数学方程式名称及方程表达：

设单元i初始位置(x_i, y_i)，目标位置(x'i, y'i)。

位移成本d_i = |x'i - x_i| + |y'i - y_i|。

目标：最小化Σ d_i。

约束：目标位置无重叠。

可分解为x和y方向独立求解。

数学方程式的参数列表与逐步推理过程：

• 参数：

  (x_i, y_i)：初始位置。

  (x'i, y'i)：目标位置。

  d_i：位移。

• 推理过程：

  1. 重叠检测：计算单元重叠区域。

  2. 最小位移：将单元移动到最近的无重叠位置。

  3. 算法：将单元排序，按顺序移动；或使用网络流求解。

     软件依赖：合法化工具。

     硬件依赖：单元尺寸。

     应用场景：布局合法化。

     时间复杂度：网络流O(n^3)。

     空间复杂度：O(n^2)。

---

编号：868​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的种子计算优化

数学领域：线性代数，随机算法

数学分析：测试压缩中，种子是LFSR的初始状态，生成测试向量。计算种子，使得生成的测试向量覆盖所有故障。可建模为线性方程组求解，或使用遗传算法优化种子。

数学方程式名称及方程表达：

LFSR生成序列：s(t+1) = A s(t)，其中A是状态转移矩阵。

测试向量是LFSR输出序列的片段。

已知测试向量c，求解初始状态s(0)，使得生成的序列包含c。

方程：c = B s(0)，B是矩阵。

求解s(0)。

数学方程式的参数列表与逐步推理过程：

• 参数：

  s(t)：LFSR状态。

  A：状态转移矩阵。

  c：测试向量。

  B：矩阵。

• 推理过程：

  1. LFSR是线性系统，生成序列可表示为初始状态的线性函数。

  2. 给定测试向量，求解初始状态，即求解线性方程组。

  3. 如果方程无解，需调整测试向量或使用多个种子。

  4. 优化：选择种子，使得生成的测试向量覆盖最多故障。

     软件依赖：测试压缩工具；线性代数求解器。

     硬件依赖：LFSR结构。

     应用场景：测试压缩种子计算。

     时间复杂度：求解线性方程组O(n^3)。

     空间复杂度：O(n^2)。

---

编号：869​

类型：时序分析，时钟树

领域：时钟树综合中的时钟偏移调度

数学领域：线性规划，图论

数学分析：时钟偏移调度通过调整时钟到达时间，优化时序。在时钟树综合前，计算每个触发器的理想时钟到达时间，然后设计时钟树实现这些时间。可建模为线性规划，目标是最小化时钟周期。

数学方程式名称及方程表达：

变量：触发器时钟到达时间t_i，时钟周期T。

建立时间约束：t_j - t_i ≥ D_ij + T_setup - T。

保持时间约束：t_j - t_i ≤ D_ij_min - T_hold。

目标：最小化T。

数学方程式的参数列表与逐步推理过程：

• 参数：

  t_i：时钟到达时间。

  T：时钟周期。

  D_ij：最大路径延迟。

  D_ij_min：最小路径延迟。

  T_setup：建立时间。

  T_hold：保持时间。

• 推理过程：

  1. 建立时间约束确保数据不迟到。

  2. 保持时间约束确保数据不早到。

  3. 通过调整t_i，可以放松建立时间约束，从而减小T。

  4. 求解线性规划，得到最优t_i和T。

  5. 然后构建时钟树，实现这些t_i。

     软件依赖：时序优化工具；时钟树综合工具。

     硬件依赖：时钟树可调延迟。

     应用场景：时钟偏移调度，降低时钟周期。

     时间复杂度：线性规划O(n^3.5)。

     空间复杂度：O(n^2)。

---

编号：870​

类型：低功耗设计，门控时钟

领域：门控时钟的插入优化

数学领域：图论，组合优化

数学分析：门控时钟插入位置影响功耗节省和时序。优化插入位置，以最大化功耗节省，同时满足时序约束。可建模为集合覆盖问题，选择使能信号覆盖触发器组。

数学方程式名称及方程表达：

触发器集合F，候选使能信号集合E。

每个使能信号e可覆盖一组触发器F(e)。

插入门控时钟的功耗节省ΔP(e) = P_clk(F(e)) * (1 - α(e))，其中α(e)是使能信号为1的概率。

开销：增加的门控时钟单元面积和延迟。

目标：选择使能信号子集，最大化净节省，满足时序约束。

数学方程式的参数列表与逐步推理过程：

• 参数：

  F：触发器集合。

  E：使能信号集合。

  F(e)：使能信号e覆盖的触发器。

  ΔP(e)：功耗节省。

  α(e)：使能信号为1的概率。

• 推理过程：

  1. 门控时钟：当时钟使能无效时，关闭时钟，节省功耗。

  2. 使能信号：通常来自控制器，指示模块是否工作。

  3. 优化：选择使能信号，使其覆盖尽可能多的触发器，且使能信号为0的概率高。

  4. 时序约束：插入门控时钟增加延迟，需检查时序。

     软件依赖：低功耗设计工具；时序分析工具。

     硬件依赖：门控时钟单元。

     应用场景：门控时钟插入，优化功耗。

     时间复杂度：集合覆盖NP-hard，启发式算法O(n^2)。

     空间复杂度：O(n^2)。

---

编号：871​

类型：物理设计，布局

领域：布局规划中的固定块（硬核）放置优化

数学领域：组合优化，线性规划

数学分析：芯片上可能有多个固定块（如内存、模拟模块），它们的位置固定或只能在有限范围内移动。布局规划需要放置这些固定块以及标准单元，以最小化总线长和面积。固定块的放置会影响布线拥塞和时序。可建模为混合整数线性规划（MILP），其中固定块的位置为整数变量。

数学方程式名称及方程表达：

设固定块i的位置为(x_i, y_i)，其宽度w_i，高度h_i，可能的位置集合为离散的候选位置。

目标：最小化芯片面积和总线长的加权和。

约束：固定块之间、固定块与标准单元之间无重叠。

总线长估计为半周长线长（HPWL）。

数学方程式的参数列表与逐步推理过程：

• 参数：

  i：固定块索引。

  (x_i, y_i)：固定块位置（整数变量）。

  w_i, h_i：固定块尺寸。

  候选位置集合：可能的位置点。

• 推理过程：

  1. 固定块通常有固定的形状和尺寸，且可能要求放置在特定区域（如芯片边界）。

  2. 布局规划需要确定每个固定块的位置，以及标准单元的大致区域。

  3. 目标是最小化芯片面积和总线长，同时满足无重叠约束。

  4. 由于固定块位置是离散的，问题可建模为MILP，但规模大时需启发式算法（如模拟退火）。

     软件依赖：布局规划工具。

     硬件依赖：固定块尺寸和约束。

     应用场景：包含硬核的芯片布局规划。

     时间复杂度：MILP是指数级，启发式算法O(n^2)或更高。

     空间复杂度：O(n^2)。

---

编号：872​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的测试向量重新排序优化

数学领域：排序，旅行商问题（TSP）

数学分析：测试向量应用顺序影响测试时间。如果两个测试向量相似，则从前一个向量切换到后一个向量所需的移位周期较少。优化测试向量顺序，使得相邻向量之间的汉明距离最小，从而减少移位时间。可建模为旅行商问题，节点为测试向量，边权重为汉明距离。

数学方程式名称及方程表达：

设测试向量集合T={t1, t2, ..., tn}，向量长度为L。

两个向量ti和tj之间的汉明距离d(i,j)是它们不同位的数量。

测试应用时间包括移位时间和捕获时间。移位时间与汉明距离成正比。

目标：找到向量排列π，最小化总距离∑_{k=1}^{n-1} d(π(k), π(k+1))。

数学方程式的参数列表与逐步推理过程：

• 参数：

  T：测试向量集合。

  d(i,j)：向量i和j之间的汉明距离。

  π：排列。

• 推理过程：

  1. 测试向量通常包含许多未指定位（X），在压缩过程中被填充。但填充后向量之间的汉明距离可能很大。

  2. 通过重新排序测试向量，使得相邻向量相似，可以减少扫描链的切换活动，从而可能减少移位时间（如果使用快速切换）。

  3. 该问题类似于TSP，是NP-hard。可使用启发式算法（如最近邻）求解。

  4. 注意：第一个向量的加载时间可能较长，但通常可以忽略。

     软件依赖：测试压缩工具。

     硬件依赖：扫描链结构。

     应用场景：测试压缩，优化测试应用时间。

     时间复杂度：TSP是NP-hard，启发式算法O(n^2)。

     空间复杂度：O(n^2)。

---

编号：873​

类型：时序分析，先进工艺

领域：互连线温度对延迟的影响建模

数学领域：热分析，RC延迟模型

数学分析：互连线电阻随温度升高而增加，导致延迟增加。需要计算芯片温度分布，然后根据温度调整互连线电阻，重新计算延迟。

数学方程式名称及方程表达：

电阻温度系数：R(T) = R0 * (1 + α (T - T0))，其中α是电阻温度系数。

互连线延迟D = 0.69 * R(T) * C，其中C是电容（电容随温度变化较小，可忽略）。

温度分布由热传导方程求解。

数学方程式的参数列表与逐步推理过程：

• 参数：

  R0：温度T0下的电阻。

  α：电阻温度系数（正数）。

  T：温度。

  C：电容。

  D：延迟。

• 推理过程：

  1. 互连线电阻随温度升高而增加，因为金属电阻率随温度升高而增加。

  2. 电容随温度变化较小，通常忽略。

  3. 因此，延迟随温度升高而增加。

  4. 需要芯片温度分布，通常由热分析工具提供。

  5. 在时序分析中，根据温度调整互连线延迟。

     软件依赖：热分析工具；时序分析工具。

     硬件依赖：互连线电阻温度系数。

     应用场景：温度感知时序分析。

     时间复杂度：热分析O(n^3)，延迟计算O(n)。

     空间复杂度：O(n^2)。

---

编号：874​

类型：低功耗设计，自适应电压缩放（AVS）

领域：AVS中的电压调节器建模

数学领域：控制理论，电路建模

数学分析：自适应电压缩放需要电压调节器（VR）快速、高效地调整电压。电压调节器模型包括效率、响应时间和输出电压范围。优化电压调节器设计，以满足AVS的需求。

数学方程式名称及方程表达：

电压调节器效率η = P_out / P_in。

输出电压V_out与输入电压V_in和占空比D有关：对于降压转换器，V_out = D * V_in。

响应时间：从电压调整命令到输出稳定的时间。

目标：在满足响应时间约束下，最大化效率。

数学方程式的参数列表与逐步推理过程：

• 参数：

  η：效率。

  P_out：输出功率。

  P_in：输入功率。

  V_out：输出电压。

  V_in：输入电压。

  D：占空比。

  响应时间T_response。

• 推理过程：

  1. AVS需要电压调节器根据性能需求调整电压。

  2. 电压调节器的效率影响整体功耗。

  3. 响应时间影响电压切换的速度，从而影响性能调整的延迟。

  4. 设计权衡：高效率通常意味着较慢的响应时间。

  5. 优化：根据应用需求，选择或设计合适的电压调节器。

     软件依赖：AVS控制算法；电路仿真工具。

     硬件依赖：电压调节器电路。

     应用场景：自适应电压缩放系统设计。

     时间复杂度：控制环路频率相关。

     空间复杂度：O(1)。

---

编号：875​

类型：物理设计，布线

领域：全局布线中的层分配优化

数学领域：图论，网络流

数学分析：全局布线将线网分配到布线层，不同层的布线资源（如轨道数）不同。层分配优化将线网分配到合适的层，以最小化拥挤度和通孔数量。可建模为多商品流问题的变体，其中每层有容量约束。

数学方程式名称及方程表达：

布线区域划分为网格，每层每条边e有容量c_e(l)。

线网k需要从源到汇连接，可以选择层。

变量：f_e^k(l)表示线网k在边e上使用层l的流量（0或1）。

目标：最小化总拥挤度Σ max(0, Σ_k Σ_l f_e^k(l) - c_e(l)) + λ * 通孔数量。

通孔数量：当线网在不同层间切换时产生。

数学方程式的参数列表与逐步推理过程：

• 参数：

  e：边。

  l：层。

  c_e(l)：边e在层l的容量。

  f_e^k(l)：流量。

  λ：通孔权重。

• 推理过程：

  1. 布线层有不同的特性，如低层更适合短距离布线，高层适合长距离布线。

  2. 层分配需要考虑每层的拥挤度，以及通孔成本（通孔占用面积，可能增加电阻）。

  3. 优化目标：平衡各层拥挤度，同时减少通孔数量。

  4. 算法：可以将层分配作为全局布线的一部分，在布线时考虑层选择。

     软件依赖：全局布线工具。

     硬件依赖：布线层资源。

     应用场景：多层布线，层分配优化。

     时间复杂度：网络流问题，通常NP-hard，启发式算法O(n^2)。

     空间复杂度：O(n^2)。

---

编号：876​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的测试向量填充优化

数学领域：布尔可满足性（SAT），线性代数

数学分析：测试立方中的未指定位（X）可以填充为0或1，以增强故障覆盖率或压缩率。填充优化选择X位的值，使得测试向量可以检测更多故障，或更易于压缩。可建模为布尔可满足性问题。

数学方程式名称及方程表达：

测试立方c，其中部分位为X。

故障集合F，每个故障f有激活条件和传播条件。

目标：为X位赋值，使得测试向量检测到故障集合F' ⊆ F，且F'尽可能大。

约束：对于每个故障f∈F'，测试向量必须激活并传播故障。

数学方程式的参数列表与逐步推理过程：

• 参数：

  c：测试立方，包含0、1、X。

  F：故障集合。

  F'：被检测到的故障子集。

• 推理过程：

  1. 测试立方由ATPG生成，通常只针对特定故障，留下许多X位。

  2. 填充X位可以使得测试向量同时检测其他故障，提高故障覆盖率。

  3. 也可以填充X位以利于压缩，例如使测试向量更规则。

  4. 优化：选择X位的值，以最大化额外检测的故障数。

  5. 算法：使用SAT求解器，构造约束条件，求解X位的赋值。

     软件依赖：测试压缩工具；SAT求解器。

     硬件依赖：无特殊。

     应用场景：测试压缩，测试向量填充。

     时间复杂度：SAT求解是指数级，但实际中可用启发式算法。

     空间复杂度：O(|F| * |c|)。

---

编号：877​

类型：时序分析，时钟树

领域：时钟树综合中的时钟门控集成优化

数学领域：动态规划，树优化

数学分析：时钟树中集成时钟门控单元，以降低功耗。但时钟门控增加延迟和偏斜。优化时钟门控单元的插入位置和类型，以最小化功耗，同时满足偏斜和延迟约束。可建模为树上的动态规划问题。

数学方程式名称及方程表达：

时钟树节点i，可以选择插入时钟门控单元。

时钟门控单元增加延迟Δd，减少功耗ΔP（因为关闭部分时钟树）。

目标：最小化总功耗Σ P_i，满足偏斜约束和延迟约束。

动态规划：从叶节点向根传递候选解（延迟，功耗，偏斜）。

数学方程式的参数列表与逐步推理过程：

• 参数：

  Δd：时钟门控单元延迟增加。

  ΔP：功耗节省（负值）。

  P_i：节点i的子树功耗。

  偏斜约束：|delay_i - delay_j| ≤ T_skew。

• 推理过程：

  1. 时钟门控单元可以在时钟树的不同层次插入，以关闭不活动的分支。

  2. 插入时钟门控单元会增加延迟，可能引入偏斜。

  3. 优化：在满足偏斜和延迟约束下，选择插入位置，最大化功耗节省。

  4. 动态规划：每个节点考虑插入或不插入时钟门控，计算延迟、功耗和偏斜范围，向上传递。

     软件依赖：时钟树综合工具；低功耗设计工具。

     硬件依赖：时钟门控单元库。

     应用场景：低功耗时钟树设计。

     时间复杂度：动态规划O(n * m^2)，n为节点数，m为候选解数。

     空间复杂度：O(n * m)。

---

编号：878​

类型：低功耗设计，多阈值电压

领域：多阈值电压分配对泄漏功耗和动态功耗的影响

数学领域：优化，线性规划

数学分析：多阈值电压分配不仅影响泄漏功耗，也影响动态功耗，因为阈值电压影响延迟，从而可能影响电路频率和电压。优化阈值电压分配，在满足时序约束下，最小化总功耗（包括动态和泄漏）。

数学方程式名称及方程表达：

每个单元i选择阈值电压Vt_i ∈ {LVT, HVT}。

延迟D_i(Vt_i)，泄漏功耗P_leak_i(Vt_i)，动态功耗P_dyn_i(Vt_i)。

时序约束：路径延迟 ≤ T_cycle。

总功耗P_total = Σ (P_leak_i(Vt_i) + P_dyn_i(Vt_i))。

目标：最小化P_total。

数学方程式的参数列表与逐步推理过程：

• 参数：

  Vt_i：阈值电压选择。

  D_i(Vt_i)：延迟。

  P_leak_i(Vt_i)：泄漏功耗。

  P_dyn_i(Vt_i)：动态功耗。

  T_cycle：时钟周期。

• 推理过程：

  1. 阈值电压影响单元延迟和功耗。

  2. 通常，高阈值电压（HVT）单元泄漏功耗低，但延迟大；低阈值电压（LVT）单元泄漏功耗高，但延迟小。

  3. 动态功耗与电压平方成正比，但阈值电压分配不直接影响电压，除非电压缩放。

  4. 在固定电压下，动态功耗主要与负载电容和开关活动有关，与阈值电压关系较小。但阈值电压影响单元尺寸，从而影响电容。

  5. 优化：在满足时序约束下，尽可能使用HVT单元，以减少泄漏功耗。

     软件依赖：低功耗设计工具；时序分析工具。

     硬件依赖：多阈值电压单元库。

     应用场景：多阈值电压设计，总功耗优化。

     时间复杂度：线性规划或启发式算法O(n)。

     空间复杂度：O(n)。

---

编号：879​

类型：物理设计，布局

领域：布局规划中的电源网络优化

数学领域：线性规划，电阻网络分析

数学分析：电源网络设计需满足IR压降和电迁移约束。优化电源网格的宽度、间距和层分配，以最小化面积，同时满足电压降和电流密度约束。可建模为线性规划，其中决策变量为电源线宽度。

数学方程式名称及方程表达：

电源网格由金属线组成，每条线段有宽度w_i，长度L_i。

电阻R_i = ρ L_i / (w_i t)，其中ρ为电阻率，t为厚度。

电流密度J_i = I_i / (w_i t) ≤ J_max。

IR压降：根据基尔霍夫定律，计算每个节点的电压，要求Vdd - V_i ≤ ΔV_max。

目标：最小化电源网格面积Σ w_i L_i。

数学方程式的参数列表与逐步推理过程：

• 参数：

  w_i：线宽。

  L_i：线长。

  ρ：电阻率。

  t：金属厚度。

  I_i：电流。

  J_max：最大允许电流密度。

  ΔV_max：最大允许IR压降。

• 推理过程：

  1. 电源网络为芯片提供稳定的电源电压。

  2. IR压降过大会导致电路性能下降，甚至功能错误。

  3. 电迁移过大可能导致金属线断裂。

  4. 优化电源网格，增加线宽可以减少电阻和电流密度，但增加面积。

  5. 通过线性规划求解最优线宽，满足约束且面积最小。

     软件依赖：电源完整性工具。

     硬件依赖：工艺参数（电阻率，电流密度上限）。

     应用场景：电源网络设计。

     时间复杂度：电阻网络求解O(n^3)，n为节点数。

     空间复杂度：O(n^2)。

---

编号：880​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的测试向量生成与压缩协同优化

数学领域：线性代数，优化

数学分析：传统流程先生成测试向量，然后压缩。协同优化在生成测试向量时考虑压缩，生成易于压缩的测试立方。例如，生成测试立方时尽量增加未指定位（X）的数量，以提高压缩率。可建模为约束优化问题。

数学方程式名称及方程表达：

故障集合F，测试立方集合T。

每个测试立方t_i检测故障子集F_i。

压缩率CR = (原始测试数据量) / (压缩后数据量)。

目标：生成测试立方集合T，使得∪ F_i = F，且压缩率CR最大。

约束：每个测试立方t_i是检测故障子集F_i的最小测试立方。

数学方程式的参数列表与逐步推理过程：

• 参数：

  F：故障集合。

  T：测试立方集合。

  F_i：测试立方t_i检测的故障。

  CR：压缩率。

• 推理过程：

  1. 测试立方中的X位越多，压缩潜力越大。

  2. 在生成测试立方时，可以针对多个故障生成一个测试立方，并尽可能保留X位。

  3. 优化：生成测试立方时，选择能够检测多个故障且X位多的测试立方。

  4. 算法：迭代生成测试立方，每次选择能够覆盖最多未检测故障的测试立方，并尽可能扩展X位。

     软件依赖：ATPG工具；测试压缩工具。

     硬件依赖：无特殊。

     应用场景：测试压缩，提高压缩率。

     时间复杂度：与ATPG相关，通常较高。

     空间复杂度：O(|F|)。

---

编号：881​

类型：时序分析，先进工艺

领域：互连线电容的先进工艺效应建模

数学领域：电磁场计算，数值分析

数学分析：先进工艺下，互连线电容受邻近效应、表面粗糙度等影响。需要高精度提取电容，通常使用场求解器。电容模型包括自电容和互电容，用于延迟和串扰分析。

数学方程式名称及方程表达：

电容矩阵C，其中C_ii为自电容，C_ij为互电容。

电势与电荷关系：Q = C V，其中Q为电荷，V为电压。

对于多导体系统，电容矩阵通过求解泊松方程得到。

数学方程式的参数列表与逐步推理过程：

• 参数：

  C：电容矩阵。

  Q：电荷向量。

  V：电压向量。

• 推理过程：

  1. 互连线电容影响延迟和串扰。

  2. 先进工艺中，互连线间距小，电容耦合复杂。

  3. 使用场求解器（如边界元法）提取电容矩阵。

  4. 电容矩阵用于建立RC模型，进行时序和噪声分析。

     软件依赖：寄生参数提取工具。

     硬件依赖：工艺参数（介电常数，几何尺寸）。

     应用场景：互连线电容提取。

     时间复杂度：场求解器O(n^3)或更高。

     空间复杂度：O(n^2)。

---

编号：882​

类型：低功耗设计，动态电压频率缩放（DVFS）

领域：DVFS的能量延迟积优化

数学领域：凸优化，微积分

数学分析：能量延迟积（EDP）是能量和延迟的乘积，是衡量能效的指标。DVFS通过调整电压和频率，优化EDP。EDP是电压和频率的函数，存在最优工作点。

数学方程式名称及方程表达：

能量E = P * T，其中P是功耗，T是执行时间。

延迟D = 1/f，其中f是频率。

假设频率与电压成正比：f ∝ V。

动态功耗P_dyn ∝ V^2 f。

则EDP = E * D = (P * T) * D = P * D^2 （因为T ∝ D）。

代入P ∝ V^2 f，f ∝ V，得EDP ∝ V^4 / f^2 ∝ V^2。

实际上，存在一个最优电压/频率点使EDP最小。

数学方程式的参数列表与逐步推理过程：

• 参数：

  E：能量。

  D：延迟。

  P：功耗。

  f：频率。

  V：电压。

• 推理过程：

  1. 能量延迟积是衡量能效的常用指标。

  2. 降低电压可以减少能量，但增加延迟（因为频率降低）。

  3. 存在一个最优点，使得EDP最小。

  4. 通过凸优化求解最优电压和频率。

     软件依赖：DVFS控制算法。

     硬件依赖：电压频率可调。

     应用场景：DVFS优化，最小化能量延迟积。

     时间复杂度：O(1)。

     空间复杂度：O(1)。

---

编号：883​

类型：物理设计，布线

领域：详细布线中的通孔优化

数学领域：图论，最短路径

数学分析：通孔用于连接不同布线层，但通孔增加电阻和电容，且可能影响可靠性。详细布线时，优化通孔数量，减少延迟和面积。可建模为图论问题，将布线层视为多层图，通孔为层间边，成本较高。

数学方程式名称及方程表达：

布线区域建模为多层图G=(V,E)，每层一个平面，层间边为通孔。

每条边有成本，通孔边成本高。

线网需要从源到汇连接，目标是最小化总成本（包括通孔成本和线长成本）。

数学方程式的参数列表与逐步推理过程：

• 参数：

  G：多层图。

  V：节点，代表布线网格点。

  E：边，包括层内边和层间边（通孔）。

  边成本：线长成本与通孔成本。

• 推理过程：

  1. 通孔增加电阻，可能成为可靠性问题（如电迁移）。

  2. 在布线时，应尽量减少通孔数量，但有时增加通孔可以缩短线长。

  3. 优化：在多层图中寻找最短路径，权衡线长和通孔数量。

  4. 算法：使用迷宫布线或A*算法，在多层图中搜索路径。

     软件依赖：详细布线工具。

     硬件依赖：通孔电阻电容模型。

     应用场景：详细布线，通孔优化。

     时间复杂度：最短路径算法O(|E|+|V|log|V|)。

     空间复杂度：O(|V|+|E|)。

---

编号：884​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的测试数据解压缩优化

数学领域：线性代数，编码理论

数学分析：测试数据解压缩器将压缩的测试数据扩展为扫描链输入。解压缩器通常是线性网络，如线性扩展器或LFSR。优化解压缩器结构，以最大化压缩率，同时最小化硬件开销。

数学方程式名称及方程表达：

解压缩器表示为矩阵A，将输入种子s映射到扫描链输入c：c = A s。

压缩率CR = (种子长度) / (扫描链长度)。

目标：设计矩阵A，使得对于给定的测试立方集合，存在种子s满足c与测试立方兼容（即已知位相同），且种子长度最小。

数学方程式的参数列表与逐步推理过程：

• 参数：

  A：解压缩矩阵。

  s：种子向量。

  c：扫描链输入。

  CR：压缩率。

• 推理过程：

  1. 解压缩器是线性变换，将短种子扩展为长扫描链输入。

  2. 测试立方中的已知位构成约束，需要存在种子满足这些约束。

  3. 优化解压缩矩阵A，使其能够满足更多测试立方的约束，从而减少种子数量。

  4. 常用结构：线性扩展器、LFSR、折叠网络等。

     软件依赖：测试压缩工具。

     硬件依赖：解压缩器硬件。

     应用场景：测试压缩，解压缩器设计。

     时间复杂度：求解线性方程组O(n^3)。

     空间复杂度：O(n^2)。

---

编号：885​

类型：时序分析，时钟树

领域：时钟树综合中的时钟偏差调度与时钟树实现

数学领域：线性规划，树合成

数学分析：时钟偏差调度计算每个触发器的理想时钟到达时间。时钟树综合需要实现这些时间，通过调整缓冲器插入和线长，使时钟到达时间接近理想值。可建模为最小二乘问题，最小化实际到达时间与理想值的偏差。

数学方程式名称及方程表达：

触发器i的理想时钟到达时间t_i^*，实际到达时间t_i。

目标：最小化Σ (t_i - t_i^*)^2。

约束：时钟树结构（二叉树等），缓冲器延迟模型，线延迟模型。

数学方程式的参数列表与逐步推理过程：

• 参数：

  t_i^*：理想时钟到达时间。

  t_i：实际时钟到达时间。

• 推理过程：

  1. 时钟偏差调度得到理想时钟到达时间，以优化时序。

  2. 时钟树综合需要实现这些到达时间，但由于物理限制，可能无法完全匹配。

  3. 通过调整缓冲器位置和尺寸、线长等，使实际到达时间尽可能接近理想值。

  4. 最小二乘优化，可转化为线性规划或二次规划求解。

     软件依赖：时钟树综合工具。

     硬件依赖：缓冲器库，互连线模型。

     应用场景：时钟树综合实现偏差调度。

     时间复杂度：线性规划O(n^3.5)。

     空间复杂度：O(n^2)。

---

编号：886​

类型：低功耗设计，电源门控

领域：电源门控的唤醒时间优化

数学领域：电路分析，优化

数学分析：电源门控的唤醒时间包括电源开关开启时间和电路充电时间。优化电源开关尺寸和唤醒序列，以最小化唤醒时间，同时满足浪涌电流约束。电源开关尺寸越大，开启电阻越小，充电越快，但浪涌电流越大。

数学方程式名称及方程表达：

电源开关电阻R_sw，电路等效电容C。

充电时间常数τ = R_sw C。

唤醒时间T_wake ≈ k τ，其中k是常数（如3τ达到90%电压）。

浪涌电流I_inrush ≈ C * dV/dt。

约束：I_inrush ≤ I_max。

目标：最小化T_wake。

数学方程式的参数列表与逐步推理过程：

• 参数：

  R_sw：电源开关电阻。

  C：电路电容。

  τ：时间常数。

  T_wake：唤醒时间。

  I_inrush：浪涌电流。

  I_max：最大允许浪涌电流。

• 推理过程：

  1. 唤醒时间主要由RC充电过程决定。

  2. 减小R_sw可以减小τ，从而减少唤醒时间，但会增加浪涌电流。

  3. 浪涌电流可能引起电源电压跌落，影响其他电路。

  4. 优化：选择电源开关尺寸，使得浪涌电流不超过限制，同时唤醒时间最小。

  5. 另外，可以采用渐进唤醒，分阶段开启电源开关，以限制浪涌电流。

     软件依赖：电源网络分析工具。

     硬件依赖：电源开关模型。

     应用场景：电源门控唤醒时间优化。

     时间复杂度：电路仿真O(n)。

     空间复杂度：O(1)。

---

编号：887​

类型：物理设计，布局

领域：布局规划中的I/O引脚分配优化

数学领域：组合优化，线性规划

数学分析：I/O引脚分配影响信号完整性和布线拥塞。优化I/O引脚位置，以最小化总线长和信号延迟，同时满足I/O约束（如电源引脚分布）。可建模为二次分配问题。

数学方程式名称及方程表达：

设I/O引脚集合P，芯片边界位置集合L。

每个引脚p需分配到位置l(p)。

线网连接I/O引脚和核心逻辑，总线长估计为HPWL。

目标：最小化总线长Σ w_ij * dist(l(p_i), l(p_j))，其中w_ij是引脚i和j之间的连接权重。

约束：某些引脚有固定位置（如电源引脚）。

数学方程式的参数列表与逐步推理过程：

• 参数：

  P：I/O引脚集合。

  L：位置集合。

  l(p)：引脚p的位置。

  w_ij：连接权重。

  dist：距离函数。

• 推理过程：

  1. I/O引脚分配影响信号完整性，如信号间串扰。

  2. 优化目标是最小化总线长，减少延迟和拥塞。

  3. 同时需考虑电源引脚分布，确保电源完整性。

  4. 该问题是二次分配问题，NP-hard。常用启发式算法，如模拟退火。

     软件依赖：布局规划工具。

     硬件依赖：I/O pad位置约束。

     应用场景：I/O引脚规划。

     时间复杂度：二次分配NP-hard，启发式算法O(n^2)或更高。

     空间复杂度：O(n^2)。

---

编号：888​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的测试向量应用功耗优化

数学领域：优化，排序

数学分析：测试向量应用期间，扫描链切换活动导致峰值功耗。通过重排序测试向量，减少相邻向量之间的汉明距离，从而降低峰值功耗。可建模为旅行商问题，边权重为汉明距离。

数学方程式名称及方程表达：

测试向量集合T，每个向量是位向量。

两个向量t_i和t_j的汉明距离d(i,j)表示切换活动。

峰值功耗与最大汉明距离相关。

目标：找到排列π，最小化最大汉明距离max_{k} d(π(k), π(k+1))。

数学方程式的参数列表与逐步推理过程：

• 参数：

  T：测试向量集合。

  d(i,j)：汉明距离。

  π：排列。

• 推理过程：

  1. 测试期间，扫描链加载向量产生切换活动，导致峰值功耗。

  2. 峰值功耗可能超过芯片允许值，导致故障。

  3. 通过重排序测试向量，使相邻向量相似，减少切换活动，从而降低峰值功耗。

  4. 该问题类似于最小化最大距离的TSP，可用启发式算法求解。

     软件依赖：测试压缩工具。

     硬件依赖：扫描链结构。

     应用场景：测试功耗优化。

     时间复杂度：NP-hard，启发式算法O(n^2)。

     空间复杂度：O(n^2)。

---

编号：889​

类型：时序分析，先进工艺

领域：互连线电阻的先进工艺效应建模

数学领域：电磁学，数值分析

数学分析：先进工艺下，互连线电阻受尺寸效应、表面散射等影响。电阻随线宽减小而增加，且与频率相关（趋肤效应）。需要精确电阻模型用于延迟计算。

数学方程式名称及方程表达：

电阻R = ρ L / A，其中ρ为电阻率，L为长度，A为截面积。

尺寸效应：当线宽接近电子平均自由程时，电阻率增加。

表面散射：表面粗糙度增加电阻。

趋肤效应：高频时电流趋于表面，电阻增加。

数学方程式的参数列表与逐步推理过程：

• 参数：

  ρ：电阻率。

  L：线长。

  A：截面积。

  频率f。

• 推理过程：

  1. 先进工艺中线宽减小，电阻增加。

  2. 尺寸效应和表面散射使电阻率增加。

  3. 趋肤效应在GHz频率下显著。

  4. 需要基于工艺数据和电磁仿真，建立电阻模型。

     软件依赖：寄生参数提取工具。

     硬件依赖：工艺参数。

     应用场景：互连线电阻建模。

     时间复杂度：电磁仿真O(n^3)。

     空间复杂度：O(n^2)。

---

编号：890​

类型：低功耗设计，多电压设计

领域：电压域间信号同步优化

数学领域：图论，时序分析

数学分析：多电压域间信号需要同步器避免亚稳态。同步器增加延迟，需优化同步器插入位置和数量，以满足时序约束。可建模为最短路问题，其中同步器延迟为边权重。

数学方程式名称及方程表达：

电压域间信号路径，从触发器FF1到FF2，经过电压域V1和V2。

同步器延迟D_sync。

时序约束：T_cycle ≥ D_comb + D_ff + D_sync + setup。

目标：最小化同步器数量，或最小化总同步延迟。

数学方程式的参数列表与逐步推理过程：

• 参数：

  D_sync：同步器延迟。

  D_comb：组合逻辑延迟。

  D_ff：触发器延迟。

  T_cycle：时钟周期。

• 推理过程：

  1. 电压域间信号需要同步器，因为时钟可能不同步。

  2. 同步器增加延迟，可能引起时序违例。

  3. 优化：在满足时序约束下，选择插入同步器的位置，或使用多级同步器减少亚稳态概率。

  4. 算法：在信号路径上，确定需要同步的边界，计算是否满足时序。

     软件依赖：低功耗设计工具；时序分析工具。

     硬件依赖：同步器单元。

     应用场景：多电压域设计，同步器插入。

     时间复杂度：路径分析O(n)。

     空间复杂度：O(n)。

---

编号：891​

类型：物理设计，布线

领域：时钟树综合中的时钟网格与树混合结构优化

数学领域：图论，优化

数学分析：时钟网格提供低偏斜，但功耗高；时钟树功耗低，但偏斜较大。混合结构使用网格驱动局部树，平衡偏斜和功耗。优化网格尺寸和树结构，以最小化功耗，满足偏斜约束。

数学方程式名称及方程表达：

时钟网格覆盖全局，局部为树结构。

网格尺寸（网格线间距）影响电阻和电容。

目标：最小化总功耗P = P_mesh + P_tree，满足偏斜约束T_skew ≤ T_max。

变量：网格尺寸，树拓扑。

数学方程式的参数列表与逐步推理过程：

• 参数：

  P_mesh：网格功耗。

  P_tree：树功耗。

  T_skew：偏斜。

  T_max：最大偏斜。

• 推理过程：

  1. 时钟网格：全局网格，偏斜小，但电容大，功耗高。

  2. 时钟树：树状结构，功耗低，但偏斜较大。

  3. 混合结构：用网格驱动局部树，结合两者优点。

  4. 优化：选择网格尺寸，使得网格电阻小，但电容不过大；局部树优化缓冲器插入。

  5. 权衡：网格尺寸越大，功耗越小，但偏斜可能增加。

     软件依赖：时钟树综合工具。

     硬件依赖：网格和树结构模型。

     应用场景：高性能时钟分布。

     时间复杂度：仿真优化O(n^3)。

     空间复杂度：O(n^2)。

---

编号：892​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的测试向量生成与压缩协同优化

数学领域：线性规划，编码理论

数学分析：测试向量生成时，考虑压缩器的结构，生成易于压缩的测试立方。例如，压缩器是线性扩展器，则生成测试立方时，使得线性方程有解。可建模为线性规划，求解测试立方，使得压缩率最大。

数学方程式名称及方程表达：

压缩器矩阵A，种子s，扫描链输入c = A s。

测试立方t，其中部分位已知。

要求存在种子s，使得A s与t的已知位一致。

生成测试立方t，使得满足故障检测，且存在种子s。

目标：最小化种子长度。

数学方程式的参数列表与逐步推理过程：

• 参数：

  A：压缩器矩阵。

  s：种子。

  c：扫描链输入。

  t：测试立方。

• 推理过程：

  1. 传统流程：先生成测试立方，然后压缩。但可能压缩率低。

  2. 协同优化：生成测试立方时，考虑压缩器，使得测试立方在压缩器的解空间中。

  3. 方法：在ATPG中，当生成测试立方时，检查是否存在种子s，使得A s与测试立方的已知位兼容。如果不兼容，则调整测试立方。

  4. 优化：使测试立方尽可能与压缩器匹配，提高压缩率。

     软件依赖：ATPG工具；测试压缩工具。

     硬件依赖：压缩器结构。

     应用场景：测试压缩，提高压缩率。

     时间复杂度：线性规划O(n^3)。

     空间复杂度：O(n^2)。

---

编号：893​

类型：时序分析，时钟树

领域：时钟树综合中的缓冲器尺寸与位置协同优化

数学领域：动态规划，凸优化

数学分析：缓冲器尺寸和位置影响时钟树延迟、偏斜和功耗。联合优化缓冲器尺寸和位置，以最小化功耗，满足延迟和偏斜约束。可建模为动态规划问题，每个节点有多个候选方案（缓冲器尺寸和位置）。

数学方程式名称及方程表达：

时钟树节点i，候选缓冲器尺寸集合B，位置可选在节点上游或下游。

延迟模型：D = R_b C + D_int。

功耗模型：P = α C_b V^2 f。

动态规划：从叶节点向根传递候选解（电容，延迟，功耗，偏斜）。

数学方程式的参数列表与逐步推理过程：

• 参数：

  B：缓冲器尺寸集合。

  R_b：驱动电阻。

  C：负载电容。

  D_int：本征延迟。

  C_b：输入电容。

• 推理过程：

  1. 缓冲器尺寸影响驱动能力和输入电容。

  2. 缓冲器位置影响路径延迟和偏斜。

  3. 动态规划：每个节点考虑所有可能的缓冲器插入方案（包括不插入），计算延迟、功耗和偏斜，并传递到父节点。

  4. 在合并子节点解时，考虑偏斜约束。

  5. 最终选择根节点处满足约束且功耗最小的方案。

     软件依赖：时钟树综合工具。

     硬件依赖：缓冲器库。

     应用场景：时钟树缓冲器优化。

     时间复杂度：动态规划O(n * m^2)，n为节点数，m为候选解数。

     空间复杂度：O(n * m)。

---

编号：894​

类型：低功耗设计，电源门控

领域：电源门控的泄漏功耗节省与唤醒开销权衡

数学领域：优化，概率

数学分析：电源门控在模块空闲时关断电源，节省泄漏功耗，但唤醒有关闭和唤醒开销。需根据模块空闲时间分布，决定是否使用电源门控，以及关断阈值。优化关断阈值，以最大化功耗节省。

数学方程式名称及方程表达：

模块空闲时间T_idle是随机变量，概率密度函数f(t)。

关断阈值T_th，当空闲时间> T_th时关断。

每次关断节省能量E_save = P_leak * (T_idle - T_th) - E_overhead，其中E_overhead是关断和唤醒能量开销。

总节省能量期望：∫_{T_th}^{∞} (P_leak * (t - T_th) - E_overhead) f(t) dt。

目标：最大化总节省能量期望。

数学方程式的参数列表与逐步推理过程：

• 参数：

  T_idle：空闲时间。

  f(t)：概率密度函数。

  T_th：关断阈值。

  P_leak：泄漏功耗。

  E_overhead：关断和唤醒能量开销。

• 推理过程：

  1. 模块空闲时间分布通常可以通过仿真或分析得到。

  2. 如果空闲时间很短，关断可能不节省能量，因为开销太大。

  3. 选择关断阈值T_th，使得当空闲时间大于T_th时，关断节省的能量大于开销。

  4. 优化：对T_th求导，找到最优值。

     软件依赖：功耗分析工具；系统仿真。

     硬件依赖：电源门控开销参数。

     应用场景：电源门控策略优化。

     时间复杂度：积分计算O(1)。

     空间复杂度：O(1)。

---

编号：895​

类型：物理设计，布局

领域：布局规划中的热优化

数学领域：热分析，优化

数学分析：芯片热分布影响性能和可靠性。布局规划时，将高功耗模块分散放置，避免热热点。可建模为优化问题，最小化最高温度，或温度梯度。

数学方程式名称及方程表达：

模块i的功耗P_i，位置(x_i, y_i)。

热传导方程：∇·(k ∇T) + P = 0，其中P是功耗密度。

边界条件：芯片顶部散热，底部绝热等。

目标：最小化最高温度max T(x,y)，或温度梯度。

变量：模块位置。

数学方程式的参数列表与逐步推理过程：

• 参数：

  P_i：模块功耗。

  (x_i, y_i)：模块位置。

  T(x,y)：温度分布。

• 推理过程：

  1. 高功耗模块集中放置会导致局部过热，影响性能和可靠性。

  2. 在布局规划时，考虑热分布，将高功耗模块分散放置，并可能靠近散热通道。

  3. 热传导方程求解复杂，通常使用热仿真工具。

  4. 优化：使用模拟退火等启发式算法，迭代调整模块位置，评估热分布。

     软件依赖：热分析工具；布局规划工具。

     硬件依赖：芯片封装热模型。

     应用场景：热驱动的布局规划。

     时间复杂度：热仿真O(n^3)，布局优化O(n^2)。

     空间复杂度：O(n^2)。

---

编号：896​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的测试向量填充与压缩协同优化

数学领域：线性代数，优化

数学分析：测试向量填充（指定X位）影响压缩率。协同优化填充和压缩，选择X位的值，使得压缩率最高。可建模为线性方程组求解，使得种子数量最少。

数学方程式名称及方程表达：

测试立方集合T，每个立方有已知位和未知位。

压缩器矩阵A，种子s，扫描链输入c = A s。

要求对于每个测试立方t，存在种子s，使得A s与t的已知位一致。

目标：最小化种子数量，即最小化|S|，其中S是种子集合。

数学方程式的参数列表与逐步推理过程：

• 参数：

  T：测试立方集合。

  A：压缩器矩阵。

  s：种子。

  c：扫描链输入。

• 推理过程：

  1. 测试立方中的X位可以自由赋值。

  2. 填充X位，使得所有测试立方可以用尽可能少的种子生成。

  3. 问题：找到X位的赋值，使得测试立方集合能够被压缩器矩阵A的少数种子覆盖。

  4. 算法：迭代处理测试立方，为X位赋值，使得新测试立方与已有种子兼容，否则生成新种子。

     软件依赖：测试压缩工具。

     硬件依赖：压缩器结构。

     应用场景：测试压缩，提高压缩率。

     时间复杂度：线性方程组求解O(n^3)。

     空间复杂度：O(n^2)。

---

编号：897​

类型：时序分析，先进工艺

领域：互连线电感效应建模

数学领域：电磁学，传输线理论

数学分析：高频设计中，互连线电感引起信号完整性问题，如串扰和延迟变化。需要建模电感，用于时序和噪声分析。电感模型包括自感和互感，通过部分电感或回路电感描述。

数学方程式名称及方程表达：

电压降V = L dI/dt，其中L是电感。

对于多导体系统，V = L dI/dt，其中L是电感矩阵。

传输线方程：∂V/∂x = -L ∂I/∂t，∂I/∂x = -C ∂V/∂t。

数学方程式的参数列表与逐步推理过程：

• 参数：

  L：电感矩阵。

  V：电压。

  I：电流。

  C：电容矩阵。

• 推理过程：

  1. 当信号变化速率高时，电感效应显著。

  2. 电感导致信号过冲、下冲和延迟不确定性。

  3. 提取电感矩阵困难，因为涉及回路定义。

  4. 通常使用部分电感概念，但需要谨慎处理回路问题。

  5. 在时序分析中，电感可能被忽略或简化建模。

     软件依赖：寄生参数提取工具（支持电感）。

     硬件依赖：高频互连线模型。

     应用场景：高频互连线分析。

     时间复杂度：电磁仿真O(n^3)。

     空间复杂度：O(n^2)。

---

编号：898​

类型：低功耗设计，多阈值电压

领域：多阈值电压分配对时序和泄漏功耗的协同优化

数学领域：线性规划，图论

数学分析：多阈值电压分配在满足时序约束下，最小化泄漏功耗。可建模为线性规划或图论问题。将电路表示为图，节点为单元，边为连接，每个节点有候选阈值电压，延迟和泄漏不同。

数学方程式名称及方程表达：

每个单元i有候选阈值电压集合V_i，对应延迟D_i(v)和泄漏P_i(v)。

时序约束：对于每条路径，Σ D_i(v_i) ≤ T_cycle。

目标：最小化Σ P_i(v_i)。

可转化为整数线性规划。

数学方程式的参数列表与逐步推理过程：

• 参数：

  V_i：阈值电压候选集合。

  D_i(v)：延迟。

  P_i(v)：泄漏功耗。

  T_cycle：时钟周期。

• 推理过程：

  1. 高阈值电压（HVT）单元泄漏小，延迟大；低阈值电压（LVT）单元泄漏大，延迟小。

  2. 在关键路径上使用LVT单元以满足时序，在非关键路径上使用HVT单元以减少泄漏。

  3. 问题：为每个单元选择阈值电压，满足时序约束，且泄漏功耗最小。

  4. 算法：常用贪婪算法，开始时所有单元用HVT，然后迭代升级关键路径上的单元到LVT，直到时序满足。

     软件依赖：低功耗设计工具；时序分析工具。

     硬件依赖：多阈值电压单元库。

     应用场景：多阈值电压分配。

     时间复杂度：线性规划O(n^3)，贪婪算法O(n log n)。

     空间复杂度：O(n)。

---

编号：899​

类型：物理设计，布线

领域：全局布线中的拥塞驱动布线

数学领域：网络流，线性规划

数学分析：全局布线需避免拥塞，将线网分配路径，使得每条边的使用量不超过容量。可建模为多商品流问题，目标是最小化总拥挤度。拥挤度定义为使用量超过容量的程度。

数学方程式名称及方程表达：

布线区域划分为网格，每个边e有容量c_e。

线网k的需求为1，需要从源到汇连接。

变量：f_e^k表示线网k在边e上的流量（0或1）。

目标：最小化总拥挤度Σ max(0, Σ_k f_e^k - c_e)。

或最小化最大拥挤度max_e (Σ_k f_e^k / c_e)。

数学方程式的参数列表与逐步推理过程：

• 参数：

  e：边。

  c_e：容量。

  f_e^k：流量。

• 推理过程：

  1. 拥挤度是布线资源使用超过容量的程度。

  2. 全局布线时，需平衡各边的使用，避免拥挤。

  3. 算法：通常使用协商布线，线网迭代布线，根据拥挤度调整路径。

  4. 目标：使得所有边的使用量不超过容量，或最小化最大拥挤度。

     软件依赖：全局布线工具。

     硬件依赖：布线资源信息。

     应用场景：全局布线，拥塞避免。

     时间复杂度：多商品流是NP-hard，启发式算法O(n^2)。

     空间复杂度：O(n^2)。

---

编号：900​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的测试向量生成与压缩协同优化

数学领域：线性规划，编码理论

数学分析：测试向量生成时，考虑压缩器的结构，生成易于压缩的测试立方。例如，压缩器是线性扩展器，则生成测试立方时，使得线性方程有解。可建模为线性规划，求解测试立方，使得压缩率最大。

数学方程式名称及方程表达：

压缩器矩阵A，种子s，扫描链输入c = A s。

测试立方t，其中部分位已知。

要求存在种子s，使得A s与t的已知位一致。

生成测试立方t，使得满足故障检测，且存在种子s。

目标：最小化种子长度。

数学方程式的参数列表与逐步推理过程：

• 参数：

  A：压缩器矩阵。

  s：种子。

  c：扫描链输入。

  t：测试立方。

• 推理过程：

  1. 传统流程：先生成测试立方，然后压缩。但可能压缩率低。

  2. 协同优化：生成测试立方时，考虑压缩器，使得测试立方在压缩器的解空间中。

  3. 方法：在ATPG中，当生成测试立方时，检查是否存在种子s，使得A s与测试立方的已知位兼容。如果不兼容，则调整测试立方。

  4. 优化：使测试立方尽可能与压缩器匹配，提高压缩率。

     软件依赖：ATPG工具；测试压缩工具。

     硬件依赖：压缩器结构。

     应用场景：测试压缩，提高压缩率。

     时间复杂度：线性规划O(n^3)。

     空间复杂度：O(n^2)。

---

编号：871​

类型：物理设计，布局

领域：布局规划中的固定块（硬核）放置优化

数学领域：组合优化，整数线性规划

数学分析：在包含硬核（固定形状和位置的模块，如存储器、模拟模块）的布局规划中，需要确定这些硬核的位置，以最小化总线长、芯片面积和布线拥塞。该问题可建模为混合整数线性规划（MILP），其中硬核位置为离散变量，目标函数为线长和面积的加权和，约束条件包括无重叠、对准和布局边界约束。

数学方程式名称及方程表达：

设硬核集合 B，硬核 i的宽度为 wi​，高度为 hi​，其左下角候选位置为 (xi​,yi​)，为整数变量。

线长采用半周长线长（HPWL）估计：对于线网 n，其包围盒半周长 Ln​=(maxj∈n​xj​−minj∈n​xj​)+(maxj∈n​yj​−minj∈n​yj​)。

目标：最小化 α⋅∑n​Ln​+β⋅A，其中 A为芯片面积估计（如所有模块包围盒面积），α,β为权重。

约束：

1. 无重叠约束：对于任意两个硬核 i和 j，至少满足以下四者之一：

   xi​+wi​≤xj​，或 xj​+wj​≤xi​，或 yi​+hi​≤yj​，或 yj​+hj​≤yi​。（可通过引入二进制变量线性化）

2. 边界约束：0≤xi​≤W−wi​，0≤yi​≤H−hi​，其中 W,H为芯片最大允许宽高。

3. 对准约束（可选）：某些硬核可能需要对齐到特定网格或彼此对齐。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     B：硬核集合。

     wi​,hi​：硬核 i的宽和高。

     (xi​,yi​)：硬核 i左下角的位置变量。

     Ln​：线网 n的 HPWL。

     A：芯片面积。

   • 推理过程：

     1. 硬核放置是布局规划的关键步骤，影响后续标准单元布局和布线。

     2. 无重叠约束确保模块不重叠，通常用“两两分离”约束表示，可通过大M法或引入二进制变量转化为线性约束。

     3. 目标函数包含线长（优化互连性能）和面积（优化芯片成本）。

     4. 该MILP问题规模大时难以精确求解，常用启发式算法（如模拟退火、力导向法）获得近似解。

        软件依赖：布局规划工具（需支持硬核约束）。

        硬件依赖：硬核的物理尺寸和形状信息。

        应用场景：片上系统（SoC）布局规划，包含嵌入式存储器、处理器核等硬核。

        时间复杂度：MILP为指数级；启发式算法通常为 O(n2)或更高，n为模块数。

        空间复杂度：O(n2)。

编号：872​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的测试向量重新排序以降低测试功耗

数学领域：组合优化，旅行商问题（TSP）

数学分析：测试应用期间，扫描链切换活动会导致动态功耗，可能引起IR压降和过热。通过重新排序测试向量，使相邻向量间的汉明距离最小化，可降低平均和峰值切换活动，从而减少测试功耗。此问题可建模为最小化总汉明距离的旅行商问题（TSP）。

数学方程式名称及方程表达：

设测试向量集合为 V={v1​,v2​,...,vm​}，每个向量是长度为 n的二进制向量（扫描链状态）。

定义两个向量 vi​和 vj​之间的汉明距离 dij​=∑k=1n​(vi​[k]⊕vj​[k])，即不同位的数量。

目标：找到一个排列 π:{1,...,m}→{1,...,m}，使得总切换距离最小：

πmin​t=1∑m−1​dπ(t),π(t+1)​

数学方程式的参数列表与逐步推理过程：

• 参数：

  V：测试向量集合，大小为 m。

  dij​：向量 i和 j间的汉明距离。

  π：向量的排列顺序。

• 推理过程：

  1. 测试功耗与扫描链的切换活动直接相关。切换活动可由相邻测试向量间的汉明距离近似。

  2. 通过重新排列测试向量的应用顺序，可以最小化相邻向量间的差异，从而减少切换活动。

  3. 此问题形式上等同于TSP：每个向量视为城市，汉明距离视为城市间距离，需找到访问所有城市（向量）一次且返回起始点的最短路径。但测试中通常无需返回起点，因此是哈密顿路径问题。

  4. 该问题是NP-hard，常用启发式算法（如最近邻、模拟退火）求解。

     软件依赖：测试功耗优化工具；ATPG工具。

     硬件依赖：扫描链结构。

     应用场景：测试压缩后或测试应用前的功耗优化。

     时间复杂度：TSP是NP-hard；启发式算法如最近邻为 O(m2)。

     空间复杂度：存储距离矩阵需 O(m2)。

编号：873​

类型：时序分析，先进工艺

领域：互连线温度对延迟的影响建模

数学领域：热学，电路理论

数学分析：互连线电阻随温度升高而增加，导致RC延迟增大。需要建立温度相关的电阻模型，并集成到时序分析中。电阻与温度的关系通常近似为线性。结合芯片热分布图，可计算每个互连线段的温度，进而修正其延迟。

数学方程式名称及方程表达：

电阻的温度依赖性：R(T)=R0​[1+α(T−T0​)]

其中，R0​是参考温度 T0​（通常为25°C）下的电阻，α是电阻温度系数（对于铜约为0.0039/°C）。

互连线延迟（Elmore延迟模型）为：τ=∑Ri​Ci​。

考虑温度后，延迟为：τ(T)=∑Ri​(T)Ci​。

数学方程式的参数列表与逐步推理过程：

• 参数：

  R0​：参考温度下的互连线电阻。

  α：电阻温度系数。

  T：互连线段的绝对温度。

  Ci​：互连线电容（假设对温度不敏感或变化很小）。

• 推理过程：

  1. 芯片工作时，功耗导致温度升高，产生温度梯度。

  2. 通过热分析（求解热传导方程）得到芯片的空间温度分布 T(x,y)。

  3. 根据互连线段的位置，确定其工作温度 T。

  4. 利用线性模型计算该温度下的电阻 R(T)。

  5. 在时序分析中，使用温度调整后的电阻重新计算互连线延迟。

  6. 高温下电阻增加，延迟增大，可能引发时序违例。

     软件依赖：静态时序分析（STA）工具（需支持温度反标）；芯片热分析工具。

     硬件依赖：工艺提供的电阻温度系数。

     应用场景：高温环境下的高性能芯片、3D IC的时序签核。

     时间复杂度：热分析为 O(n3)（n为网格数）；延迟重新计算为 O(n)。

     空间复杂度：存储温度分布图需 O(n)。

编号：874​

类型：低功耗设计，自适应电压缩放（AVS）

领域：AVS中电压调节器的动态响应建模与优化

数学领域：控制理论，电路建模

数学分析：自适应电压缩放（AVS）系统根据工作负载动态调节供电电压。电压调节器（VR）的瞬态响应（如建立时间、过冲）直接影响电压切换的速度和稳定性。需要建立VR的二阶系统模型，优化其环路带宽和相位裕度，以实现快速、稳定的电压切换。

数学方程式名称及方程表达：

电压调节器（降压型）的小信号传递函数可建模为：

H(s)=Vref​(s)Vout​(s)​=1+T(s)Gmod​⋅GLC​(s)​

其中，Gmod​是调制器增益，GLC​(s)=1+sRL​+s2LC1​是LC滤波器传递函数，T(s)是开环增益。

优化目标：设计补偿网络，使得在目标带宽 fc​内，开环增益以-20dB/十倍频穿越0dB，且相位裕度 PM>45∘∼60∘，以确保稳定性和快速响应。

数学方程式的参数列表与逐步推理过程：

• 参数：

  H(s)：系统传递函数。

  fc​：环路带宽。带宽越高，响应越快，但噪声抑制和稳定性挑战越大。

  PM：相位裕度，衡量稳定性。

  L,C：输出电感和电容。

• 推理过程：

  1. AVS要求VR能快速响应电压调节命令，以减少性能模式切换的延迟。

  2. VR的动态特性由其功率级（开关、电感、电容）和反馈补偿网络决定。

  3. 建立小信号模型，分析频率响应（波特图）。

  4. 设计补偿网络（如PID控制器），调整零极点位置，以获得足够的带宽和相位裕度。

  5. 在速度（高带宽）和稳定性（足够相位裕度）之间进行折衷。

     软件依赖：电路仿真器（如SPICE）；控制环路设计工具。

     硬件依赖：电压调节器电路（功率MOSFET、电感、电容）。

     应用场景：自适应电压缩放系统的电源管理单元（PMU）设计。

     时间复杂度：频域分析为 O(1)；时域仿真依赖于电路规模。

     空间复杂度：O(1)。

编号：875​

类型：物理设计，布线

领域：全局布线中的层分配优化

数学领域：多商品网络流，整数线性规划

数学分析：全局布线将线网分配到由全局布线单元（G-cell）构成的3D网格图中。层分配决定每个线网段所使用的金属层。不同层的布线资源（轨道数）和电气特性（电阻、电容）不同。优化层分配以最小化总布线成本（如加权线长、通孔数），同时满足每层轨道容量的约束。

数学方程式名称及方程表达：

将布线区域划分为 X×Y×L的网格，其中 L是布线层数。每个网格边 e在层 l上有容量 ce,l​（轨道数）。

对于每个线网 k，定义二进制变量 fe,lk​∈{0,1}，表示线网 k是否使用边 e在层 l上的资源。

目标：最小化 ∑k​∑e,l​coste,l​⋅fe,lk​+λ⋅Vk​，其中 coste,l​是边成本（与线长和层相关），Vk​是线网 k的通孔数估计，λ是通孔权重。

约束：

1. 流量守恒：对于每个线网 k，在每个非源/汇节点，流入等于流出。

2. 容量约束：对于每条边 e和层 l，∑k​fe,lk​≤ce,l​。

3. 连通性约束：确保线网连接。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     fe,lk​：二进制流量变量。

     ce,l​：边-层容量。

     coste,l​：布线成本（通常低层成本高，因为电阻大；高层成本低）。

     Vk​：通孔数量。

   • 推理过程：

     1. 层分配是全局布线的关键步骤，影响可布线性、时序和串扰。

     2. 高层金属通常用于全局走线（电阻小，线宽大），低层用于局部互连。

     3. 将问题建模为多商品流，但变量为整数且规模巨大。

     4. 常用分解或迭代算法求解：先进行2D全局布线（忽略层），然后将2D结果映射到3D，进行层分配和拥塞消除。

        软件依赖：全局布线工具（如NCTU-GR）。

        硬件依赖：工艺的层堆叠和设计规则。

        应用场景：多层金属工艺下的全局布线。

        时间复杂度：整数多商品流为NP-hard；实用启发式算法约为 O(K⋅E)，K为线网数，E为边数。

        空间复杂度：O(L⋅E+K)。

编号：876​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的测试向量填充（X-filling）优化

数学领域：布尔可满足性（SAT），组合优化

数学分析：自动测试向量生成（ATPG）产生的测试立方（test cube）包含未指定位（X）。在压缩前，对这些X位进行赋值（填充），可以达成多个目标：1) 提高故障覆盖率；2) 降低测试功耗；3) 提高压缩率。填充问题可建模为带约束的布尔满足性问题，目标是最小化最终测试向量中的确定性位（0/1）数量，以利于后续压缩。

数学方程式名称及方程表达：

设测试立方 C是一个三元向量 {0,1,X}n。设 M是故障列表，每个故障 f∈M的检测条件可表示为关于原始输入（PI）和扫描链位（记为变量 vi​）的布尔函数 df​(v)=1。

X-filling 的目标是找到一个赋值 a∈{0,1}n，使得：

1. 对于所有 C[i]=X，有 a[i]=C[i]（保持原有指定位）。

2. 最大化 ∣{f∈M:df​(a)=1}∣（最大化额外检测的故障数）。

   或者，目标可设为最小化 ∑i​(a[i]⊕r[i])，其中 r是参考向量（如全0），以降低切换活动。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     C：原始测试立方。

     a：填充后的完整向量。

     df​(a)：故障 f在赋值 a下的检测函数。

     M：目标故障列表。

   • 推理过程：

     1. ATPG生成的测试立方通常只指定检测特定故障所必需的位，留下大量X位。

     2. 对这些X位的赋值不影响原故障的检测，但可以影响其他故障的检测。

     3. 通过求解SAT或伪布尔优化问题，可以为X位赋值，以同时检测多个故障（静态压缩），或使向量更规则（利于压缩）。

     4. 低功耗填充：将X位赋值为与前一向量相同，以减少扫描切换。

        软件依赖：ATPG工具；SAT求解器。

        硬件依赖：无特殊硬件依赖。

        应用场景：测试压缩前的预处理，或测试功耗优化。

        时间复杂度：SAT求解在最坏情况下是指数级的，但对电路规模问题通常可处理。

        空间复杂度：O(∣M∣⋅n)，其中 n是扫描链长度。

编号：877​

类型：时序分析，时钟树

领域：时钟树综合中的缓冲器尺寸与位置协同优化

数学领域：动态规划，凸优化

数学分析：时钟树中，缓冲器的尺寸和插入位置共同决定延迟、偏斜、功耗和面积。需要联合优化这两个自由度，在满足偏斜和延迟约束下，最小化功耗或面积。可将时钟树建模为树状结构，每个节点（潜在插入点）有多个缓冲器尺寸可选，通过动态规划自底向上合并候选解。

数学方程式名称及方程表达：

设时钟树节点 i有候选缓冲器尺寸集合 Bi​={b1​,b2​,...,bk​}，其中每个尺寸 b对应输入电容 Cin​(b)，输出电阻 Rout​(b)，本征延迟 tint​(b)，功耗 P(b)。

从叶节点（触发器）开始，每个节点 i维护一个候选解列表 Si​={(C,T,S,P)}，其中：

• C：该节点向父节点呈现的负载电容。

• T：从该节点到所有其所属叶节点的最大延迟。

• S：从该节点到所有其所属叶节点的偏斜（最大延迟-最小延迟）。

• P：该节点子树的功耗。

  对于节点 i，其候选解由其子节点的解合并，并考虑在 i处插入或不插入缓冲器（以及插入哪种尺寸）产生。合并时需满足偏斜约束 S≤Smax​。最终在根节点选择满足延迟约束 T≤Tmax​且功耗 P最小的解。

  数学方程式的参数列表与逐步推理过程：

• 参数：

  Cin​(b),Rout​(b),tint​(b),P(b)：缓冲器 b的参数。

  Si​：节点 i的候选解集。

  Smax​,Tmax​：偏斜和最大延迟约束。

• 推理过程：

  1. 自底向上遍历时钟树。

  2. 在叶节点，候选解为 (Cload​,0,0,0)，其中 Cload​是触发器的时钟引脚电容。

  3. 在内部节点 i，其子节点解集分别为 Sleft​和 Sright​。合并时，从 Sleft​和 Sright​中各取一个解 (Cl​,Tl​,Sl​,Pl​)和 (Cr​,Tr​,Sr​,Pr​)。

  4. 合并后的负载电容 C=Cl​+Cr​。计算线延迟（基于线长和单位电阻电容）。然后，对于每种缓冲器选择（包括不插入），计算新的 C′（缓冲器输入电容）、T′、S′和 P′。

  5. 剪枝：如果两个解 (C1​,T1​,S1​,P1​)和 (C2​,T2​,S2​,P2​)满足 C1​≤C2​,T1​≤T2​,S1​≤S2​,P1​≤P2​，则解2被解1支配，可删除解2以减少状态空间。

  6. 在根节点，从所有满足 T≤Tmax​,S≤Smax​的解中选功耗最小的。

     软件依赖：时钟树综合工具（如IC Compiler, Innovus）。

     硬件依赖：标准单元库（含多种尺寸的缓冲器/反相器）。

     应用场景：高性能时钟树综合，优化功耗和面积。

     时间复杂度：动态规划，最坏情况 O(n⋅m2)，其中 n是节点数，m是每个节点的候选解数量（经剪枝后可控）。

     空间复杂度：O(n⋅m)。

编号：878​

类型：低功耗设计，多阈值电压

领域：多阈值电压（Multi-Vt）分配对总功耗的优化

数学领域：组合优化，线性规划松弛

数学分析：多阈值电压设计允许为每个标准单元选择高阈值电压（HVT，低泄漏，高延迟）或低阈值电压（LVT，高泄漏，低延迟）。目标是在满足时序约束下，最小化总功耗（动态功耗+泄漏功耗）。由于单元延迟受输入转换时间和负载电容影响，问题复杂，通常建模为带延迟约束的赋权集合覆盖或使用线性规划松弛求解。

数学方程式名称及方程表达：

设电路表示为有向无环图（DAG），节点 v代表单元，边代表连接。每个单元 v有两种选择：LVT 或 HVT，对应延迟 dvLVT​,dvHVT​和泄漏功耗 pvLVT​,pvHVT​。假设动态功耗不受Vt选择直接影响（因为电压和负载电容不变）。

变量：xv​∈{0,1}，0表示选择HVT，1表示选择LVT。

目标：最小化总泄漏功耗 ∑v​[xv​pvLVT​+(1−xv​)pvHVT​]。

约束：对于每条路径（从任一输入到任一输出），路径总延迟 ∑v∈path​[xv​dvLVT​+(1−xv​)dvHVT​]≤Tclock​−Tsetup​。

这是一个0-1整数线性规划（ILP）问题，可通过松弛为线性规划（LP）后取整，或使用贪婪算法求解。

数学方程式的参数列表与逐步推理过程：

• 参数：

  xv​：二进制选择变量。

  dvLVT/HVT​：单元延迟（与负载和输入转换时间相关，需通过查找表获得）。

  pvLVT/HVT​：单元泄漏功耗。

  Tclock​：时钟周期。

• 推理过程：

  1. 初始所有单元使用HVT以获得最低泄漏。

  2. 进行静态时序分析（STA），找出关键路径。

  3. 将关键路径上的单元从HVT替换为LVT，以减少路径延迟。

  4. 每次替换后重新进行STA，直到所有路径满足时序约束。

  5. 这是一个迭代改进过程，目标是使用最少的LVT单元（即最小化总泄漏功耗增量）来满足时序。

  6. 更精确的方法可以建模为线性规划，但延迟是负载的函数，而负载又取决于后续单元的选择，导致耦合。因此，实用方法常采用迭代的、基于时序分析的贪婪算法。

     软件依赖：静态时序分析（STA）工具；低功耗优化工具。

     硬件依赖：提供多阈值电压版本的单元库。

     应用场景：低功耗设计签核前的阈值电压优化。

     时间复杂度：贪婪算法为 O(k⋅n)，k为迭代次数，n为单元数。

     空间复杂度：O(n)。

编号：879​

类型：物理设计，布局

领域：布局规划中的电源网络（Power Mesh）优化

数学领域：线性规划，电路仿真

数学分析：电源网络（通常是顶层金属形成的网格）为整个芯片分配电源和地。设计目标是：在满足IR压降约束和电迁移（EM）约束下，最小化电源网络占用的布线资源（面积）或功耗。可建模为线性规划：决策变量为网格线宽度和间距，约束为基于基尔霍夫定律的节点电压方程和电流密度上限。

数学方程式名称及方程表达：

将电源网络建模为电阻网络。节点 i的电压为 Vi​，连接到该节点的电流源为 Ii​（正值表示电流流出，即芯片单元消耗电流）。

基尔霍夫电流定律（KCL）：对于每个节点 i，∑j∈adj(i)​Rij​Vj​−Vi​​=Ii​，其中 Rij​是连接节点 i和 j的电源线电阻，Rij​=ρWij​tLij​​，ρ为电阻率，Lij​为线段长度，Wij​为线宽，t为金属厚度。

目标：最小化总金属面积 ∑ij​Wij​Lij​。

约束：

1. IR压降：Vdd​−Vi​≤ΔVmax​，对所有标准单元节点 i。

2. 电迁移：Jij​=Wij​tIij​​≤Jmax​，其中 Iij​是线段 ij上的平均电流。

3. 线宽范围：Wmin​≤Wij​≤Wmax​。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     Vi​：节点电压。

     Ii​：节点电流（由单元功耗和开关活动决定）。

     Rij​：线段电阻，是线宽 Wij​的函数。

     ΔVmax​：最大允许IR压降。

     Jmax​：最大允许电流密度。

   • 推理过程：

     1. 根据单元布局和功耗信息，估算每个区域的平均电流消耗 Ii​。

     2. 建立电源网格的电阻模型，其中电阻与线宽成反比。

     3. 求解线性规划，得到满足IR压降和电迁移约束的最小线宽分布。

     4. 由于电阻网络方程是线性的，而目标函数和约束关于 Wij​也是线性的（通过变量替换 1/Wij​），该问题可转化为线性规划求解。

     5. 实际中，网格结构通常规则，可简化为确定每层金属的线宽和间距。

        软件依赖：电源完整性分析工具（如RedHawk, Voltus）；线性规划求解器。

        硬件依赖：工艺提供的金属层电阻率、厚度和电迁移规则。

        应用场景：芯片电源网络的设计与签核。

        时间复杂度：求解电阻网络为 O(n3)（n为节点数）；线性规划求解为多项式时间。

        空间复杂度：O(n2)存储导纳矩阵。

编号：880​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的测试向量生成与压缩协同优化

数学领域：线性代数，编码理论，优化

数学分析：传统流程是先生成测试立方，然后进行压缩。协同优化则在ATPG阶段就考虑压缩器的结构（如线性扩展器或环形发生器），生成能够被高效压缩的测试立方。具体地，压缩器用矩阵 A表示，测试响应用向量 c表示，满足 c=As，其中 s是种子。ATPG的目标是生成测试立方 t，使得存在种子 s满足 t与 As在指定位上一致。这可以建模为求解线性方程组。

数学方程式名称及方程表达：

设压缩器是一个 n×m的二进制矩阵 A（n是扫描链长度，m是种子长度）。

ATPG为故障 f生成一个测试立方 tf​∈{0,1,X}n。

设 tf​中确定位（非X）的索引集合为 D。协同优化要求找到种子 s∈{0,1}m，使得对于所有 i∈D，有 (As)i​=tf​[i]。

这等价于求解线性方程组：AD​s=tf​[D]，其中 AD​是矩阵 A中行索引属于 D的子矩阵，tf​[D]是向量 tf​在 D上的子向量。

目标：在生成测试立方时，确保方程组有解，或通过调整测试立方（在ATPG允许的范围内）使方程组有解。

数学方程式的参数列表与逐步推理过程：

• 参数：

  A：压缩器矩阵，定义了解压缩结构。

  s：种子向量，待求。

  tf​：测试立方，部分位确定（0/1），部分位未定（X）。

  D：确定位的索引集。

• 推理过程：

  1. 在ATPG过程中，当为故障 f生成测试立方时，会确定一部分位的值（激活和传播故障所需）。

  2. 这些确定位构成了对种子 s的线性约束 AD​s=tf​[D]。

  3. 检查该线性方程组是否有解。如果无解，则当前测试立方与压缩器不兼容，ATPG需要回溯，尝试生成另一个测试立方。

  4. 如果有解，则保留此测试立方，并将对应的解 s（或其中一个解）记录为种子。

  5. 此方法确保生成的每个测试立方都能被压缩器有效压缩，提高了压缩率。

     软件依赖：支持压缩感知的ATPG工具。

     硬件依赖：测试压缩器的结构（线性扩展器）。

     应用场景：内建自测试（BIST）或基于线性解压缩的测试数据压缩。

     时间复杂度：每个测试立方需求解线性方程组，复杂度约为 O(∣D∣3)。

     空间复杂度：存储矩阵 A需 O(n×m)。

编号：881​

类型：时序分析，先进工艺

领域：互连线电容的先进工艺效应建模（包括邻近效应和表面粗糙度）

数学领域：电磁学，数值分析

数学分析：在先进工艺节点（如7nm以下），互连线电容受三维几何结构、邻近导线、介质不均匀性和导体表面粗糙度的影响显著。传统的基于二维截面查表的方法精度不足。需要基于实际三维结构，通过求解泊松方程或使用边界元法（BEM）进行场求解，提取多导体系统的电容矩阵。

数学方程式名称及方程表达：

在静电场中，电势 ϕ满足泊松方程：∇2ϕ=−ϵρ​，其中 ρ是电荷密度，ϵ是介电常数。

对于导体系统，电荷 Q和电势 V的关系由电容矩阵 C描述：Q=CV。

电容矩阵元素 Cij​的提取可通过如下方式：将导体 j置为1V，其他导体置为0V，求解电场得到每个导体上的电荷 Qi​，则 Cij​=Qi​（当 i=j时，Cij​为互电容，取负值；Cii​=∑j=i​Cij​为自电容）。

表面粗糙度会增加有效电阻和电容，可通过修正的Hammerstad模型或随机过程建模。

数学方程式的参数列表与逐步推理过程：

• 参数：

  ϕ：电势分布。

  ρ：电荷密度。

  ϵ：介电常数（随材料变化）。

  Q,V：导体电荷和电势向量。

  C：电容矩阵。

• 推理过程：

  1. 给定互连线的三维几何描述（宽度、高度、间距、介质厚度等）。

  2. 将导体表面离散化，形成网格。

  3. 应用边界条件（设定导体电压）。

  4. 使用数值方法（如边界元法BEM）求解积分形式的泊松方程，计算每个网格单元上的电荷密度。

  5. 积分得到每个导体上的总电荷，从而计算出电容矩阵。

  6. 考虑表面粗糙度时，导体表面不是理想光滑，有效电容会增加。可通过在边界条件中引入粗糙表面轮廓，或使用经验公式修正理想平行板电容公式。

     软件依赖：三维场求解器（如Raphael, HFSS）；寄生参数提取工具。

     硬件依赖：工艺提供的精确三维互连线模型和材料参数。

     应用场景：先进工艺节点下的精确RC提取，用于时序、噪声和功耗分析。

     时间复杂度：BEM的复杂度通常为 O(N2)到 O(N3)，其中 N是表面离散的网格数。

     空间复杂度：存储稠密矩阵为 O(N2)。

编号：882​

类型：低功耗设计，动态电压频率缩放（DVFS）

领域：DVFS的能量延迟积（EDP）优化

数学领域：微积分，凸优化

数学分析：能量延迟积（EDP = Energy * Delay）是衡量能效的常用指标。在DVFS中，处理器可以在不同电压 V和频率 f对下运行。给定一个固定工作量，其执行时间 T∝1/f，能量 E=Pdynamic​×T+Estatic​。通过建立 Pdynamic​、f与 V的关系（Pdynamic​∝V2f，f∝(V−Vth​)α/V的简化模型），可以找到使EDP最小的最优工作点 (V∗,f∗)。

数学方程式名称及方程表达：

动态功耗：Pdyn​=Ceff​V2f。

静态功耗：Pstatic​=Ileak​V。

执行时间：T=N/f，其中 N是周期数。

总能量：E=(Pdyn​+Pstatic​)T=Ceff​V2N+Ileak​VN/f。

能量延迟积：EDP=E⋅T=(Ceff​V2N+Ileak​VN/f)⋅(N/f)=Ceff​V2N2/f+Ileak​VN2/f2。

假设频率与电压近似成正比：f=k(V−Vth​)α，通常 α约为1~2。为简化，假设 f∝V（在 V远大于 Vth​时）。则 EDP≈aV3/f2+bV/f2。代入 f=cV，得 EDP≈a′V+b′/V。对 V求导，令导数为零，可求得最优电压 V∗使EDP最小。

数学方程式的参数列表与逐步推理过程：

• 参数：

  V：供电电压。

  f：工作频率。

  Ceff​：有效开关电容。

  Ileak​：泄漏电流。

  Vth​：阈值电压。

  N：任务所需时钟周期数。

• 推理过程：

  1. 对于一个给定的计算任务，其周期数 N假设固定。

  2. 降低电压 V会降低频率 f，从而增加执行时间 T，但显著降低动态能量（∝V2）。

  3. 静态能量由于时间变长而增加。

  4. EDP是能量和延迟的乘积，平衡了两者。

  5. 对EDP关于 V求导（代入 f与 V的关系），找到导数为零的点，即为最优工作点。

  6. 在实际DVFS管理中，操作系统或硬件控制器可根据工作负载，在预计算的 (V,f)对中选择使EDP最小的设置。

     软件依赖：DVFS调度算法；性能计数器。

     硬件依赖：支持宽范围电压和频率调节的处理器。

     应用场景：移动设备处理器能效优化。

     时间复杂度：在线查找为 O(1)（查表）。

     空间复杂度：存储最优工作点表为 O(k)，k为频率/电压档位数。

编号：883​

类型：物理设计，布线

领域：详细布线中的通孔优化

数学领域：图论，最短路径算法

数学分析：在详细布线阶段，需要将全局布线提供的粗路径转化为实际的金属线和通孔连接。通孔连接不同金属层，但会引入额外的电阻、电容和可靠性风险（如电迁移）。优化目标是在完成所有连接的前提下，最小化通孔总数或加权通孔数（不同层间的通孔成本可能不同）。可将布线区域建模为多层网格图，通孔视为层间边，其成本高于层内边，然后使用迷宫布线（A*算法）或多商品流求解。

数学方程式名称及方程表达：

将布线区域建模为一个三维网格图 G=(V,E)，其中 V是网格点，E包含层内边（在同一金属层上连接相邻网格点）和层间边（通孔，连接相邻金属层的同一x,y位置网格点）。

每条边 e∈E有一个成本 c(e)。层内边的成本与线长成正比，层间边（通孔）的成本 cvia​较高。

对于每个线网，需要找到连接其所有端点的 Steiner 树（即连接所有端点的最小成本树）。目标是最小化总成本：∑e∈tree​c(e)。

这是一个 Steiner 树问题，在网格图上通常是 NP-hard。实际中，对每个线网，通常先将其分解为两两连接，然后为每个点对寻找最小成本路径（最短路径），再合并成树。

数学方程式的参数列表与逐步推理过程：

• 参数：

  G=(V,E)：多层网格图。

  c(e)：边成本，对于层内边 cwire​，对于层间边 cvia​。

  cvia​：通孔成本，通常 cvia​>cwire​。

• 推理过程：

  1. 输入：全局布线结果（每个线网的 loose route）、设计规则（DRC）、可用的布线轨道。

  2. 将布线区域离散化为网格，每个网格点代表一个潜在的布线点。

  3. 构建图 G，层内边代表在同一层上沿水平或垂直方向走线，层间边代表打一个通孔。

  4. 对于每个线网的两个端点，使用 A* 算法或迷宫布线算法在 G中寻找最小成本路径，成本是线长和通孔数的加权和。

  5. 如果多个线网竞争同一资源（边），则存在冲突，需要进行协商或拆线重布。

  6. 最终目标是完成所有连接，并最小化总成本和通孔数。

     软件依赖：详细布线工具（如 TritonRoute, NanoRoute）。

     硬件依赖：工艺提供的金属层数、通孔类型和设计规则。

     应用场景：数字芯片的详细布线阶段。

     时间复杂度：对于单条两点路径，A* 算法最坏情况为 O(∣E∣+∣V∣log∣V∣)。对于整个设计，由于迭代和冲突解决，复杂度更高。

     空间复杂度：存储网格图为 O(L×X×Y)，其中 L是层数，X,Y是网格维度。

编号：884​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的测试数据解压缩优化

数学领域：线性代数，编码理论

数学分析：在基于线性解压缩的测试压缩中，压缩器（如线性扩展器）用一个 n×m的二进制矩阵 A表示，其中 n是扫描链长度，m是种子长度。解压缩过程是计算 c=As，其中 s是种子，c是扫描链输入。优化目标是设计矩阵 A（即解压缩器的硬件结构），使得对于给定的测试立方集合，所需的种子数量最少，同时硬件开销（即实现 A的逻辑门数）最小。这涉及到纠错编码和组合设计。

数学方程式名称及方程表达：

给定一个测试立方集合 T={t1​,t2​,...,tk​}，其中每个 ti​∈{0,1,X}n。

解压缩矩阵 A∈{0,1}n×m。

对于每个测试立方 ti​，设其确定位的索引集合为 Di​。要求存在一个种子 si​∈{0,1}m，使得 ADi​​si​=ti​[Di​]，其中 ADi​​是 A中行索引属于 Di​的子矩阵，ti​[Di​]是确定位的值向量。

优化目标1（压缩率）：最小化 m（种子长度）。

优化目标2（硬件开销）：在满足目标1的前提下，最小化实现 A所需的逻辑门数。矩阵 A的结构（如循环矩阵、块对角矩阵）影响硬件复杂度。

数学方程式的参数列表与逐步推理过程：

• 参数：

  A：解压缩矩阵。

  n：扫描链长度。

  m：种子长度。

  T：测试立方集合。

  Di​：测试立方 ti​的确定位索引集。

• 推理过程：

  1. 解压缩器通常采用线性反馈移位寄存器（LFSR）或线性扩展网络实现，其功能等价于一个线性变换矩阵 A。

  2. 对于给定的测试立方集合，需要确保每个测试立方的确定位都能由某个种子生成。这要求对于每个 ti​，方程组 ADi​​si​=ti​[Di​]有解。

  3. 为了使所有测试立方都能被覆盖，矩阵 A必须有足够的“表达能力”，即其行向量构成的集合需要有较大的线性空间。

  4. 增加 m（种子长度）可以提高表达能力，但会增加存储种子的测试数据量。

  5. 设计 A的结构（例如，由LFSR产生的连续序列构成的托普利兹矩阵），可以在保证表达能力的同时，用简单的硬件（几个异或门）实现。

  6. 优化问题：寻找最小的 m和一个 n×m的矩阵 A，使得所有测试立方的确定位约束可满足。这可以通过线性代数方法或启发式搜索完成。

     软件依赖：测试压缩综合工具。

     硬件依赖：解压缩器的硬件实现（LFSR, XOR网络）。

     应用场景：内建自测试（BIST）或测试压缩硬件设计。

     时间复杂度：检查所有测试立方的约束满足性需要求解多个线性方程组，复杂度约为 O(k⋅∣Dmax​∣3)，其中 ∣Dmax​∣是最大确定位数。

     空间复杂度：存储矩阵 A需 O(n×m)。

编号：885​

类型：时序分析，时钟树

领域：时钟树综合中的时钟偏差调度与时钟树实现

数学领域：线性规划，图论

数学分析：时钟偏差调度（Clock Skew Scheduling）通过有意地控制时钟信号到达不同触发器的时间（即时钟偏差）来优化时序。首先，在不考虑时钟树实现的情况下，通过线性规划求解每个触发器的最佳时钟到达时间，以最大化电路的最高工作频率或满足时序约束。然后，在时钟树综合阶段，目标是通过插入缓冲器和调整线长，使实际时钟到达时间尽可能接近这些理想值。

数学方程式名称及方程表达：

设电路表示为时序图，节点 i代表触发器，边 (i,j)代表从触发器 i到 j的组合路径。

变量：

• ai​：时钟信号到达触发器 i的时间（相对于时钟源）。

• Tcycle​：时钟周期。

  时序约束：

  建立时间约束：aj​−ai​≥Dijmax​+Tsetup​−Tcycle​

  保持时间约束：aj​−ai​≤Dijmin​−Thold​

  其中 Dijmax/min​是 i到 j的最大/最小组合路径延迟。

  目标：最小化 Tcycle​。

  这是一个线性规划问题，可求解得到最优的 ai∗​和最小周期 Tcycle∗​。

  在时钟树综合阶段，目标是最小化实际到达时间 ai​与理想到达时间 ai∗​的偏差：min∑i​(ai​−ai∗​)2，受限于时钟树拓扑和缓冲器/线长资源。

  数学方程式的参数列表与逐步推理过程：

• 参数：

  ai​：时钟到达时间变量。

  Tcycle​：时钟周期变量。

  Dijmax​,Dijmin​：最大/最小组合路径延迟。

  Tsetup​,Thold​：触发器的建立时间和保持时间。

• 推理过程：

  1. 建立和保持时间约束定义了 ai​和 aj​之差的上下界。

  2. 通过线性规划，可以找到一组 ai​值，使得时钟周期 Tcycle​最小化。这等价于找到最优的时钟偏差配置。

  3. 然后，时钟树综合（CTS）工具的任务是构建一个时钟分布网络，使得时钟信号实际到达每个触发器的时间 ai​尽可能接近计算出的理想值 ai∗​。

  4. CTS通过调整缓冲器的插入位置、尺寸和互连线的长度来实现对延迟的微调。

  5. 由于物理限制（如缓冲器最小尺寸、布线资源），可能无法完全匹配 ai∗​，因此CTS问题可建模为带约束的二次规划。

     软件依赖：静态时序分析（STA）工具；时钟树综合工具。

     硬件依赖：标准单元库中的缓冲器/反相器。

     应用场景：高性能数字电路设计，用于提高最大工作频率。

     时间复杂度：求解线性规划（变量数为触发器数量）为多项式时间，通常 O(n3)。CTS的优化过程复杂度更高。

     空间复杂度：O(n2)存储时序约束。

编号：886​

类型：低功耗设计，电源门控

领域：电源门控的唤醒时间优化

数学领域：电路理论，优化

数学分析：电源门控通过插入头开关（header switch）或脚开关（footer switch）来切断空闲模块的电源。唤醒时间是从唤醒信号有效到被关断模块的电源电压恢复到正常工作电平所需的时间。它主要由开关电阻 Rsw​和模块的等效负载电容 Cload​形成的RC充电时间常数决定。优化目标是：在满足最大允许浪涌电流 Isurge​和面积约束下，通过选择开关尺寸（即 Rsw​）和唤醒序列，最小化唤醒时间 Twake​。

数学方程式名称及方程表达：

唤醒时间近似：Twake​≈τ⋅ln(VDD​−Vvalid​VDD​​)，其中 τ=Rsw​Cload​是时间常数，Vvalid​是电路能正常工作的最低电源电压（如90% VDD​）。

浪涌电流：Isurge​≈Rsw​VDD​​。约束：Isurge​≤Imax​，其中 Imax​由电源网络和开关器件决定。

开关面积：Asw​∝1/Rsw​（对于给定工艺）。

优化问题：

最小化 Twake​≈k⋅Rsw​Cload​（k为常数）

约束：Rsw​VDD​​≤Imax​，且 Asw​≤Amax​。

由浪涌电流约束得 Rsw​≥VDD​/Imax​。为了最小化 Twake​，应取 Rsw​=VDD​/Imax​。但需检查是否满足面积约束。若不满足，则需增大 Rsw​（即减小开关尺寸），但会增大唤醒时间。

数学方程式的参数列表与逐步推理过程：

• 参数：

  Rsw​：电源开关的导通电阻。

  Cload​：被关断模块的总负载电容（包括逻辑电容和虚拟电源网络的电容）。

  Isurge​：唤醒瞬间的浪涌电流。

  Imax​：最大允许浪涌电流（由电迁移或IR压降决定）。

  Twake​：唤醒时间。

• 推理过程：

  1. 唤醒时间主要由RC充电过程决定。开关电阻 Rsw​越小，充电越快，唤醒时间越短。

  2. 但 Rsw​越小，开关尺寸越大，导致面积开销和泄漏电流增加，并且浪涌电流 Isurge​=VDD​/Rsw​越大。

  3. 浪涌电流过大可能导致电源网格瞬时压降，影响其他正在工作的模块。

  4. 因此，需要在浪涌电流约束下选择最小的 Rsw​（即最大尺寸的开关），以获得最快的唤醒速度。

  5. 如果单个大开关导致浪涌电流超标，可以采用分布式开关或分阶段唤醒（sequential wake-up）来缓解。

     软件依赖：功耗完整性分析工具；电路仿真器。

     硬件依赖：电源开关单元库；被关断模块的负载电容。

     应用场景：电源门控模块的设计，特别是对唤醒时间有要求的模块。

     时间复杂度：计算唤醒时间为 O(1)，仿真验证可能需要瞬态分析。

     空间复杂度：O(1)。

编号：887​

类型：物理设计，布局

领域：布局规划中的I/O引脚分配优化

数学领域：组合优化，二次分配问题（QAP）

数学分析：I/O引脚分配决定了芯片封装上焊盘（pad）与核心逻辑之间信号线的连接。优化目标是：最小化从I/O焊盘到其所连接的核心逻辑模块的总线长（或延迟），同时满足I/O布局约束（如电源/地焊盘位置固定、差分对需相邻等）。该问题可建模为二次分配问题（QAP）：将一组I/O单元（信号）分配到一组固定的焊盘位置，使总加权距离最小。

数学方程式名称及方程表达：

设信号集合 S={s1​,s2​,...,sn​}，焊盘位置集合 P={p1​,p2​,...,pn​}（在芯片边界上）。

每个信号 si​连接到一个核心逻辑模块，该模块的中心位置为 (xicore​,yicore​)。

设分配函数 π:S→P是一个双射。

目标是最小化总加权曼哈顿距离：

πmin​i=1∑n​wi​⋅d(pπ(i)​,(xicore​,yicore​))

其中 wi​是信号 si​的权重（可能反映关键性），d(⋅)是曼哈顿距离。

如果考虑信号之间的相互位置约束（如差分对），则需要添加约束：对于差分对 (sa​,sb​)，要求 pπ(a)​和 pπ(b)​相邻。

数学方程式的参数列表与逐步推理过程：

• 参数：

  S：信号集合。

  P：焊盘位置集合。

  (xicore​,yicore​)：信号 si​连接的核心模块位置。

  wi​：信号权重。

  π：分配方案。

• 推理过程：

  1. I/O引脚分配影响封装布线和芯片内部全局布线的复杂度。

  2. 理想情况下，信号应分配到离其驱动/接收逻辑最近的焊盘上，以缩短线长，减少延迟和串扰。

  3. 但焊盘位置有物理限制（如电源焊盘必须放在特定位置）。

  4. 该问题类似于经典二次分配问题（QAP），是NP-hard。

  5. 常用启发式方法求解，如模拟退火、贪心算法或基于二分图匹配的方法（将信号焊盘距离作为成本，求最小权匹配）。

     软件依赖：芯片封装协同设计工具；布局规划工具。

     硬件依赖：芯片封装类型和焊盘布局规则。

     应用场景：芯片I/O规划和封装设计。

     时间复杂度：QAP是NP-hard；基于匹配的启发式算法复杂度约为 O(n3)。

     空间复杂度：存储距离矩阵需 O(n2)。

编号：888​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的测试向量应用功耗优化

数学领域：组合优化，图论（哈密顿路径）

数学分析：在测试应用过程中，扫描链的切换活动会导致动态功耗，可能引起IR压降和过热。通过重排序测试向量，可以降低平均和峰值切换活动。此问题可建模为寻找最小权重哈密顿路径问题：将每个测试向量视为图中的一个顶点，顶点间的边权重为两个向量间的汉明距离（代表切换活动）。寻找一个访问所有顶点恰好一次的路径，使得路径的总权重（总切换活动）最小。这可以降低平均功耗。为了降低峰值功耗，可以限制路径上任意相邻顶点间的最大权重。

数学方程式名称及方程表达：

设有 n个测试向量 v1​,v2​,...,vn​，每个向量是长度为 L的二进制向量。

定义有向完全图 G=(V,E)，其中顶点 V对应测试向量。边 (i,j)的权重 wij​为从向量 i切换到向量 j时扫描链的跳变总数，即汉明距离：wij​=∑k=1L​(vi​[k]⊕vj​[k])。

目标1（最小化总功耗）：找到一个排列 π（即测试向量的应用顺序），最小化总权重：

πmin​t=1∑n−1​wπ(t),π(t+1)​

这是一个旅行商问题（TSP），但不需要返回起点（哈密顿路径）。

目标2（最小化峰值功耗）：在目标1的基础上，增加约束：对于所有 t，wπ(t),π(t+1)​≤Wmax​，其中 Wmax​是允许的最大单步切换数。

数学方程式的参数列表与逐步推理过程：

• 参数：

  vi​：测试向量。

  wij​：向量 i和 j之间的汉明距离。

  π：向量的应用顺序。

  Wmax​：最大允许单步切换数。

• 推理过程：

  1. 扫描链在加载新测试向量时，每个触发器都可能发生0->1或1->0的跳变，产生动态功耗。

  2. 连续两个向量越相似（汉明距离越小），加载时的切换活动就越少，功耗越低。

  3. 通过重新排列测试向量的应用顺序，使相邻向量尽可能相似，可以降低测试过程中的总动态功耗。

  4. 该问题等价于在完全图中寻找最小权哈密顿路径，是NP-hard问题。

  5. 可以使用启发式算法，如最近邻法、模拟退火或遗传算法来寻找近似最优解。

  6. 对于峰值功耗约束，可以在算法中增加检查，排除边权重超过 Wmax​的边。

     软件依赖：测试功耗优化工具；ATPG工具。

     硬件依赖：扫描链结构。

     应用场景：测试功耗优化，特别是在低功耗测试中。

     时间复杂度：TSP是NP-hard；启发式算法如最近邻法为 O(n2)。

     空间复杂度：存储距离矩阵需 O(n2)。

编号：889​

类型：时序分析，先进工艺

领域：互连线电阻的先进工艺效应建模（包括尺寸效应和表面散射）

数学领域：固体物理，电磁学

数学分析：在先进工艺节点，互连线尺寸缩小到与电子平均自由程相当，导致电阻率显著增加，不再是一个常数。主要效应包括：1) 尺寸效应（Size Effect）：线宽和高度减小，电子在边界散射增加；2) 表面散射（Surface Scattering）：表面粗糙度导致额外散射。电阻率 ρ可建模为体电阻率 ρ0​加上与尺寸相关的修正项。一个常用模型是Fuchs-Sondheimer模型和Mayadas-Shatzkes模型的结合。

数学方程式名称及方程表达：

Mayadas-Shatzkes 模型考虑了晶界散射，但更常用的是基于尺寸的简化经验模型：

有效电阻率：ρeff​=ρ0​[1+Wλ​(1−p)+Hλ​(1−p)]

其中：

• ρ0​是体材料的电阻率（块材电阻率）。

• λ是电子在材料中的平均自由程。

• W,H是互连线的宽度和高度。

• p是镜面反射系数（0表示完全漫散射，1表示完全镜面反射）。

  实际中，电阻率与尺寸的关系通常由工艺厂商通过测量拟合得到的查表或复杂公式提供。

  互连线电阻：R=ρeff​⋅W⋅HL​，其中 L是长度。

  数学方程式的参数列表与逐步推理过程：

• 参数：

  ρ0​：体电阻率（如铜的 ρ0​≈1.68×10−8Ω⋅m）。

  λ：平均自由程（铜在室温下约为40nm）。

  W,H：互连线宽度和高度。

  p：镜面反射系数，取决于界面质量。

  L：互连线长度。

• 推理过程：

  1. 当互连线尺寸（特别是宽度和高度）远大于电子平均自由程 λ时，电子主要在体内散射，电阻率接近体电阻率 ρ0​。

  2. 当尺寸接近或小于 λ时，电子与边界的碰撞频率增加，导致额外的散射，从而使有效电阻率 ρeff​升高。

  3. 表面粗糙度进一步增加了散射，相当于降低了反射系数 p。

  4. 在先进工艺（如7nm以下），W和 H可能只有几十纳米，与 λ相当，因此尺寸效应非常显著，电阻率可能比体电阻率高数倍。

  5. 在时序分析中，必须使用尺寸相关的电阻模型来准确计算互连线延迟。

     软件依赖：寄生参数提取工具（能处理先进工艺电阻模型）；工艺设计套件（PDK）。

     硬件依赖：工艺提供的互连线尺寸和材料参数。

     应用场景：先进工艺节点的互连线RC提取和时序分析。

     时间复杂度：电阻计算为 O(1)，但提取过程需处理大量几何图形。

     空间复杂度：O(1)。

编号：890​

类型：低功耗设计，多电压设计

领域：电压域间信号同步优化

数学领域：图论，时序分析

数学分析：在多电压设计中，不同电压域可能以不同频率或相位工作，或者即使同频也可能存在时钟偏移。当信号从一个电压域（源域）传递到另一个电压域（目标域）时，需要进行同步以防止亚稳态。通常使用同步器（如两级触发器）。同步器的使用会增加延迟（同步延迟），并可能影响跨电压域路径的时序。优化目标是在满足时序约束的前提下，决定哪些跨电压域路径需要插入同步器，以及插入多少级（以降低亚稳态失败概率），并优化同步器的放置位置。

数学方程式名称及方程表达：

设从电压域A到电压域B有一条信号路径。

源触发器在域A，时钟为 clkA​，目标触发器在域B，时钟为 clkB​。

如果不插入同步器，则建立时间检查为：

Tcycle​≥Tclk_skew​+Tcomb​+Tsetup​（假设时钟同源，但考虑偏移）。

如果插入一个N级同步器（通常N=2），则总延迟增加 N⋅Tsync​（Tsync​为一级同步器的延迟），且同步器本身有亚稳态失败概率 Pmeta​，其平均故障间隔时间（MTBF）需满足要求。

对于需要同步的路径，其时序约束变为：

Tcycle​≥Tclk_skew​+Tcomb​+N⋅Tsync​+Tsetup​

优化问题：对于每条跨域路径，决定是否插入同步器（有些路径可能时钟关系明确，无需同步），以及同步器的级数 N，使得：

1. 所有路径满足建立/保持时间约束。

2. 亚稳态MTBF大于目标值（如1000年）。

3. 总同步器面积或功耗最小。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     Tcomb​：组合逻辑延迟。

     Tclk_skew​：时钟偏移。

     Tsync​：一级同步器的延迟。

     N：同步器级数（通常为2）。

     Pmeta​：亚稳态失败概率。

     MTBF：平均故障间隔时间，与 N和时钟频率等有关。

   • 推理过程：

     1. 识别所有从电压域A到电压域B的信号。

     2. 分析发送时钟 clkA​和接收时钟 clkB​的关系。如果它们同源且相位固定，可能无需同步（称为“已知相位”关系），否则需要同步。

     3. 对于需要同步的路径，插入同步器（通常为两级触发器）。

     4. 由于同步器增加了延迟，跨域路径可能成为时序关键路径。需要验证建立时间和保持时间。

     5. 亚稳态分析：计算同步器的MTBF，确保其在寿命内失效概率可接受。MTBF随同步器级数增加而指数增加。

     6. 优化：在满足时序和MTBF约束下，可能减少同步器级数以节省面积和延迟，或增加级数以提高可靠性。

        软件依赖：静态时序分析（STA）工具（支持多时钟域分析）；低功耗验证工具。

        硬件依赖：同步器单元库；时钟网络信息。

        应用场景：多电压域/多时钟域设计的接口时序验证和同步器插入。

        时间复杂度：分析所有跨域路径，复杂度与路径数量呈线性。

        空间复杂度：O(p)，p为跨域路径数量。

编号：891​

类型：物理设计，布线

领域：时钟树综合中的时钟网格与树混合结构优化

数学领域：图论，优化，电阻-电容（RC）网络分析

数学分析：时钟网格（Mesh）提供极低的时钟偏斜，但功耗和面积大。时钟树（Tree）功耗小，但偏斜相对较大。混合结构（如全局网格+局部树）结合两者优点：在顶层使用稀疏网格驱动局部子树。优化问题：确定网格的尺寸（网格线间距）、驱动点位置和局部树的拓扑，在满足目标偏斜 Smax​和最大延迟 Tmax​约束下，最小化总功耗（或面积）。可建模为：将网格建模为RC网络，求解其节点电压（延迟），然后优化网格参数和树结构。

数学方程式名称及方程表达：

设时钟网格为 M×N的网格，网格线电阻为单位长度 Rm​，电容为单位长度 Cm​。

驱动点位于网格的某些交叉点上，注入电流。

网格上每个交叉点连接一个局部时钟树（子树）的根，子树负载电容为 Csub​(i,j)。

网格的节点电压方程（稳态交流或瞬态）可由基尔霍夫定律建立：

对于网格节点 (i,j)，有：

(Vi,j​−Vi−1,j​)/Rm​+(Vi,j​−Vi+1,j​)/Rm​+(Vi,j​−Vi,j−1​)/Rm​+(Vi,j​−Vi,j+1​)/Rm​+sCm​Vi,j​+sCsub​(i,j)Vi,j​=Idrive​(i,j)（拉普拉斯域）

其中 Idrive​(i,j)是驱动点电流（非驱动点则为0）。

目标函数：总功耗 P∝f⋅(Cm​⋅Lmesh​+∑Csub​)⋅V2，其中 Lmesh​是网格总长度。

约束：

1. 偏斜约束：max(Vi,j​)−min(Vi,j​)≤Smax​（在时域为延迟差）。

2. 最大延迟约束：max(Vi,j​)≤Tmax​。

   优化变量：网格尺寸（M,N）、驱动点位置和强度、局部树结构。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     Rm​,Cm​：网格线单位长度的电阻和电容。

     Csub​(i,j)：连接到网格节点 (i,j)的子树总负载电容。

     Idrive​(i,j)：驱动点电流。

     Smax​：最大允许

编号：891​

类型：验证，形式验证

领域：等价性检查中的组合电路等价性证明

数学领域：布尔逻辑，布尔可满足性问题（SAT）

数学分析：等价性检查用于验证两个组合电路（例如，一个为原始规格，另一个为优化后实现）在功能上是否完全等价。该问题可转化为证明两个电路的输出在所有输入赋值下均相同，即证明其异或（XOR）输出恒为0。通过将电路结构转化为合取范式（CNF），并查询SAT求解器是否存在一个使输出为1的输入赋值，若不存在（即不可满足，UNSAT），则两电路等价。

数学方程式名称及方程表达：

设两个组合电路分别为 C1​和 C2​，具有相同的输入向量 x。其输出分别为 f1​(x)和 f2​(x)。

等价性命题为：∀x,f1​(x)⊕f2​(x)=0。

构造“miter”电路：m(x)=f1​(x)⊕f2​(x)。

等价性检查转化为SAT问题：是否存在一个输入赋值 x，使得 m(x)=1？

将miter电路结构转化为CNF公式 Φ。若 Φ不可满足（UNSAT），则两电路等价；若可满足（SAT），则得到的赋值即为反例。

数学方程式的参数列表与逐步推理过程：

• 参数：

  C1​,C2​：待比较的两个组合电路。

  x：电路的输入变量向量。

  m(x)：miter电路的输出。

  Φ：表示 m(x)=1的CNF公式。

• 推理过程：

  1. 构建miter电路，将两个电路的输出连接到一个异或门。

  2. 将miter电路中每个逻辑门（与、或、非等）的关系转化为一组子句（CNF）。例如，g=a∧b可转化为子句 (¬a∨¬b∨g)∧(a∨¬g)∧(b∨¬g)。

  3. 添加子句强制miter输出为1：(m)。

  4. 将生成的所有子句合取，得到CNF公式 Φ，提交给SAT求解器。

  5. SAT求解器返回结果：若为UNSAT，则证明等价；若为SAT，则得到一个反例输入向量 x，证明不等价。

     软件依赖：等价性检查工具（如Formality, Conformal）；SAT求解器（如MiniSat, Glucose）。

     硬件依赖：无特殊硬件依赖。

     应用场景：综合后网表与RTL，或不同优化阶段的网表之间的功能等价性验证。

     时间复杂度：最坏情况下为指数级，但现代SAT求解器可处理百万门级电路。

     空间复杂度：存储CNF公式，与电路规模成线性关系。

编号：892​

类型：模拟设计，电路优化

领域：模拟电路参数调优（例如，运算放大器）

数学领域：优化理论，梯度下降/进化算法

数学分析：模拟电路（如运算放大器）的性能（增益、带宽、功耗、压摆率等）由晶体管尺寸、偏置电流等参数决定。设计目标是找到一组参数，在满足约束（如增益>80dB，相位裕度>60°）下，优化某个目标（如最小化功耗）。由于性能指标与参数之间的关系通常是非线性、非凸且无闭式表达式的，需要使用基于仿真的优化方法。

数学方程式名称及方程表达：

设设计参数向量为 p​（例如，所有晶体管的宽度和长度）。

性能指标向量为 f​(p​)=[f1​(p​),f2​(p​),...,fm​(p​)]（通过电路仿真，如SPICE，得到）。

目标函数为 J(p​)（例如，功耗 P(p​)）。

约束为：gi​(p​)≤0或 hj​(p​)=0。

优化问题：

p​min​J(p​)s.t.gi​(p​)≤0,hj​(p​)=0

由于 f​(p​)只能通过仿真获得，常用无导数优化算法（如遗传算法、模拟退火）或基于梯度的算法（通过伴随灵敏度分析求得梯度）。

数学方程式的参数列表与逐步推理过程：

• 参数：

  p​：可调设计参数向量。

  f​(p​)：仿真得到的性能指标向量。

  J(p​)：目标函数（如功耗）。

  gi​,hj​：不等式和等式约束函数。

• 推理过程：

  1. 定义设计参数及其取值范围（设计空间）。

  2. 定义优化目标和约束（如增益、带宽、相位裕度、面积等）。

  3. 使用优化算法在设计中搜索：

     a. 生成一组候选参数 p​。

     b. 调用电路仿真器（如SPICE）评估该组参数下的性能 f​(p​)。

     c. 计算目标函数 J(p​)和约束违反程度。

     d. 根据优化算法规则（如选择、交叉、变异，或梯度方向）更新参数。

  4. 重复步骤3，直到满足终止条件（如迭代次数、目标收敛）。

  5. 输出满足约束且目标最优的参数集。

     软件依赖：电路仿真器（SPICE）；优化算法库/框架（如MATLAB Optimization Toolbox, 自定义脚本）。

     硬件依赖：无特殊硬件依赖，但仿真计算密集。

     应用场景：模拟集成电路（如运放、PLL、ADC）的自动尺寸设计。

     时间复杂度：极高，取决于仿真次数和优化算法。每次仿真都可能需数秒，总时间从数小时到数天。

     空间复杂度：存储参数和性能数据，与种群大小（对进化算法）和迭代次数相关。

编号：893​

类型：制造，可制造性设计（DFM）

领域：光学邻近效应修正（OPC）与逆光刻技术（ILT）

数学领域：计算光刻，优化，卷积

数学分析：在光刻中，由于衍射效应，掩模上的图形在硅片上成像会发生畸变。OPC通过修改掩模图形（添加辅助特征、调整边缘）来补偿这种畸变，使晶圆上的图形更接近目标。这通常建模为非线性优化问题：给定目标图形 Itarget​(x,y)，寻找掩模图形 M(x,y)（0或1），使得光刻成像 Iwafer​(x,y)与目标图形的误差最小。成像过程用光强卷积模型近似。

数学方程式名称及方程表达：

光刻成像模型（霍普金斯方程简化）：

光强分布：Iwafer​(x,y)=∣(M⊗h)(x,y)∣2

其中，M(x,y)是掩模的透射函数（二进制，0或1），h(x,y)是光刻系统的点扩散函数（PSF），⊗表示卷积。

目标是最小化误差：

Mmin​∬[Iwafer​(x,y)−Itarget​(x,y)]2dxdy

约束：M(x,y)∈{0,1}（或连续化松弛为 [0,1]区间）。

逆光刻技术（ILT）直接求解此优化问题，常使用梯度下降（如最速下降法）和投影，但计算成本极高。

数学方程式的参数列表与逐步推理过程：

• 参数：

  M(x,y)：掩模图形（优化变量）。

  h(x,y)：光学系统的点扩散函数。

  Itarget​(x,y)：期望的硅片光强分布（通常由设计布局决定）。

  Iwafer​(x,y)：实际成像光强分布。

• 推理过程：

  1. 给定目标布局（通常为多边形），将其转化为目标光强分布 Itarget​（例如，目标图形内为1，外为0）。

  2. 初始化掩模图形 M（例如，等于目标图形）。

  3. 计算当前掩模下的成像光强 Iwafer​=∣M⊗h∣2。

  4. 计算误差函数（如均方误差）的梯度。

  5. 使用梯度信息更新掩模图形 M（例如，Mnew​=Mold​−η∇error）。

  6. 将更新后的 M投影到物理可行的空间（例如，二值化或约束在[0,1]）。

  7. 重复步骤3-6，直到误差收敛或达到迭代次数。

  8. 输出最终的掩模图形，通常包含复杂的辅助特征（SRAF）和主图形变形。

     软件依赖：计算光刻软件（如Synopsys Proteus, Mentor Calibre）；高算力计算资源。

     硬件依赖：无特殊硬件依赖，但需要高性能计算集群进行ILT。

     应用场景：先进工艺节点（<28nm）的光掩模制备，以提高图形保真度和工艺窗口。

     时间复杂度：极高。对于一块芯片布局，ILT可能需要数天甚至数周的计算时间。

     空间复杂度：存储高分辨率的掩模图像，数据量可达TB级。

编号：894​

类型：可靠性，老化分析

领域：负偏置温度不稳定性（NBTI）和热载流子注入（HCI）的寿命预测

数学领域：反应-扩散模型，Arrhenius方程，统计

数学分析：NBTI和HCI是导致PMOS和NMOS晶体管性能随时间退化的主要机制，从而影响电路寿命。NBTI退化与电压应力、温度和时间相关，通常用反应-扩散（R-D）模型描述。HCI退化与电流和电压相关。目标是根据电路工作条件（电压、温度、信号翻转活动）预测电路性能（如延迟）随时间的变化，并估算平均失效时间（TTF）。

数学方程式名称及方程表达：

NBTI的R-D模型（简化）：

阈值电压漂移：ΔVth​(t)=A⋅(Vgs​−Vth0​)γ⋅e−Ea​/(kT)⋅tn

其中，A是工艺相关常数，Vgs​是栅源电压，Ea​是激活能，k是玻尔兹曼常数，T是绝对温度，t是应力时间，n是时间指数（通常~1/6）。

HCI模型（简化）：

ΔVth​(t)=B⋅(Isub​)m⋅eΔH/(kT)⋅t

其中，Isub​是衬底电流，B,m,ΔH是模型参数。

电路延迟退化：延迟与 Vth​相关，τ∝Vdd​/(Vdd​−Vth​)α。

结合两种机制，总 ΔVth​可近似为叠加。寿命（如延迟增加10%的时间）可通过解方程 Δτ(t)=0.1τ0​求得。

数学方程式的参数列表与逐步推理过程：

• 参数：

  Vgs​, T：晶体管的电压应力和工作温度。

  t：应力时间。

  ΔVth​(t)：阈值电压漂移量。

  A,B,γ,m,n,Ea​,ΔH：工艺和老化机制相关的模型参数，由测试芯片测量拟合得到。

• 推理过程：

  1. 通过电路仿真（考虑工作负载）或静态分析，得到每个晶体管在整个寿命期内承受的电压应力（Vgs​）和温度（T）的“占空比”或“应力概率”。

  2. 对每个晶体管，根据其应力条件，使用NBTI和HCI模型计算在给定时间 t（例如，10年）后的 ΔVth​。

  3. 将退化后的 Vth​更新到晶体管的SPICE模型中。

  4. 重新进行电路仿真（如时序分析），得到退化后的电路性能（如最大频率、延迟）。

  5. 判断性能退化是否超出规格（例如，频率下降超过10%）。

  6. 可以通过迭代找到满足失效条件的 t，即为预测的寿命。

     软件依赖：可靠性分析工具（如RelXpert, MOSRA）；电路仿真器。

     硬件依赖：工艺提供的NBTI/HCI模型参数。

     应用场景：高可靠性电路（如汽车、航空航天）的寿命预测和设计加固。

     时间复杂度：需要多次电路仿真，复杂度较高，但通常通过关键路径分析来简化。

     空间复杂度：存储每个晶体管的应力条件和老化状态。

编号：895​

类型：物理设计，3D IC

领域：3D IC中硅通孔（TSV）的规划与布局优化

数学领域：整数线性规划，图划分

数学分析：在3D集成电路中，TSV用于连接不同晶圆层（die）。TSV占用面积并引入寄生电容和电阻，影响性能和热特性。TSV规划的目标是：在满足层间连接需求的前提下，最小化TSV总数和关键路径延迟，同时考虑TSV引起的面积开销和热效应。可将电路网表划分到不同层，并在满足带宽和延迟约束下，最小化层间连接（即TSV）数量。

数学方程式名称及方程表达：

假设有K个晶圆层。将电路模块（标准单元或宏模块）分配到各层，并用二进制变量 xi,k​=1表示模块i被分配到第k层。

对于每个线网（网表连接）e，如果其连接的模块被分配在不同层，则需要TSV实现层间连接。设 ye​为指示线网e是否需要TSV的变量。

目标函数：最小化TSV总数和加权线长。

min(αe∑​ye​+βe∑​WL(e))

其中，WL(e)是线网e的线长估计（考虑三维距离），α,β是权重。

约束：

1. 每个模块必须分配到一层：∑k=1K​xi,k​=1。

2. TSV需求约束：对于线网e，若其连接的两个模块i和j被分配到不同层，则 ye​=1，否则 ye​=0。这可以用线性约束表达：ye​≥xi,k​−xj,k​对于所有k，且 ye​≤∑k​∣xi,k​−xj,k​∣。

3. 面积约束：每层上模块的总面积不超过该层可用面积减去TSV占用面积。

4. 性能约束：关键路径延迟（包括TSV延迟）需小于目标值。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     xi,k​：二进制变量，表示模块i是否在层k。

     ye​：二进制变量，表示线网e是否需要TSV。

     K：总层数。

     α,β：权重系数。

   • 推理过程：

     1. 将电路划分为多个模块（可以是标准单元簇或宏模块）。

     2. 建立包含分配变量、TSV变量、面积约束和延迟约束的整数线性规划模型。

     3. 由于问题规模大，通常采用启发式方法，如多级图划分：

        a. 初始将所有模块放在一层（如中间层）。

        b. 通过迭代移动模块，将电路划分为K个部分（层），以最小化切割边（即TSV数量）并满足面积平衡约束。

        c. 在划分过程中，线长和延迟可以通过加权切割边的代价来考虑。

     4. 得到划分结果后，在每层内进行布局，并为需要TSV的线网插入TSV，考虑TSV的物理尺寸和布局规则。

        软件依赖：3D IC设计工具（如Cadence 3D-IC设计平台）；图划分工具（如METIS）。

        硬件依赖：3D堆叠工艺的TSV尺寸、间距、电阻电容参数。

        应用场景：3D集成电路的物理设计与规划。

        时间复杂度：图划分启发式算法复杂度约为 O(nlogn)，n为模块数。

        空间复杂度：存储模块连接图，O(n2)。

编号：896​

类型：低功耗设计，时钟门控

领域：多级时钟门控逻辑的自动插入与优化

数学领域：布尔逻辑优化，图论

数学分析：时钟门控通过在不必要时关闭时钟信号来降低动态功耗。多级时钟门控在不同层次（簇级、模块级、系统级）插入门控单元。优化目标是最大化被门控的触发器数量（即时钟关闭时间），同时最小化门控逻辑本身引入的额外功耗和面积，并满足时序约束。这可以建模为布尔函数覆盖问题：为每个触发器或触发器簇寻找一个“使能”信号，该信号在触发器不需更新时为假，且使能信号的逻辑尽可能简单。

数学方程式名称及方程表达：

对于一个触发器或同步单元，其时钟使能条件 E是一个布尔函数，当其值为0时，时钟可被关闭。

设触发器的数据输入为 D，当前状态为 Q，则当 D==Q时，触发器状态不变，时钟可以被门控。但精确检测 D==Q需要比较器，开销大。

通常使用其输入逻辑来推导使能信号。例如，对于一组共享使能逻辑的触发器，其共同使能信号 E是它们各自数据更新条件的交集或并集的简化。

优化问题：给定一组触发器，将它们聚类，并为每个簇 Ck​综合一个使能函数 Ek​，使得：

1. 功能正确：当簇中任何触发器需要更新时，Ek​=1；当所有触发器都不需要更新时，Ek​=0。

2. 最小化总开销：min∑k​(Cost(Ek​)+Cost(CGk​))，其中 Cost可以是面积或功耗，CGk​是时钟门控单元。

3. 时序约束：插入的使能逻辑不能违反建立/保持时间。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     Ek​：第k个时钟门控簇的使能布尔函数。

     Ck​：第k个簇中的触发器集合。

     Cost(Ek​)：实现使能函数 Ek​的逻辑成本（面积、功耗）。

   • 推理过程：

     1. 通过分析RTL代码或门级网表，识别触发器的数据保持条件。常用技术包括：

        • 如果触发器的输入来自一个多路选择器（MUX），且选择信号为“保持”时，该选择信号可作为使能信号。

        • 通过逻辑锥分析，提取触发器的输入逻辑，寻找不活跃的条件。

     2. 将具有相同或相似使能条件的触发器聚类，以减少时钟门控单元数量。

     3. 对每个簇的使能条件进行布尔优化（如用卡诺图或Espresso算法），得到最简与或式。

     4. 检查使能信号的时序：使能信号必须在时钟有效沿之前稳定，满足建立时间要求。

     5. 插入时钟门控单元（通常是一个锁存器+与门结构，防止毛刺）。

     6. 评估功耗节省（时钟网络开关活动减少）与面积/功耗开销的权衡。

        软件依赖：低功耗综合工具（如Power Compiler, SpyGlass Power）；逻辑综合工具。

        硬件依赖：标准单元库中的时钟门控单元（ICG）。

        应用场景：RTL级或门级低功耗综合，自动插入时钟门控。

        时间复杂度：复杂度与触发器数量和逻辑锥大小相关，通常为 O(n⋅2m)，n为触发器数，m为输入数，但启发式算法使其可处理。

        空间复杂度：存储触发器的使能条件逻辑，与设计规模成线性。

编号：897​

类型：机器学习在EDA中的应用

领域：基于机器学习的布局拥挤度预测

数学领域：图神经网络，回归

数学分析：在布局的早期阶段（如全局布局后），准确预测详细布线阶段的拥挤度对于优化至关重要。传统方法基于全局布线单元的溢出估计，但不够精确。可以利用图神经网络，将布局图（节点为单元或宏，边为线网连接）作为输入，学习映射到每个全局布线单元（G-cell）的最终布线拥挤度标签。GNN能捕捉图的拓扑结构，从而预测局部特征对全局拥挤度的影响。

数学方程式名称及方程表达：

将布局表示为图 G=(V,E)，其中节点 vi​∈V代表标准单元或宏模块，边 eij​∈E代表线网连接。

每个节点 vi​有初始特征向量 hi(0)​，可包含单元面积、宽度、高度、位置等。

每个边 eij​可以有特征，如线网权重。

图神经网络通过消息传递更新节点表示：

消息函数：mij(l)​=M(l)(hi(l)​,hj(l)​,eij​)

聚合函数：ai(l)​=∑j∈N(i)​mij(l)​

更新函数：hi(l+1)​=U(l)(hi(l)​,ai(l)​)

经过L层传播后，得到每个节点的最终表示 hi(L)​。

将布局区域划分为G-cell网格。对于每个G-cell g，收集其内部及附近节点的表示，通过一个池化层（如平均池化）和全连接层，预测该G-cell的拥挤度分数 yg​∈[0,1]（例如，代表布线资源使用率）。

损失函数：均方误差 L=N1​∑g=1N​(yg​−y^​g​)2，其中 y^​g​是真实拥挤度标签（来自详细布线结果）。

数学方程式的参数列表与逐步推理过程：

• 参数：

  hi(l)​：节点 vi​在第l层的特征向量。

  M(l),U(l)：可学习的消息函数和更新函数（例如，多层感知机MLP）。

  yg​：G-cell g的预测拥挤度。

  y^​g​：真实拥挤度标签。

• 推理过程：

  1. 数据准备：从历史设计项目中收集大量布局结果及其对应的详细布线拥挤度图。

  2. 特征提取：对每个布局，构建图表示，提取节点和边的特征。

  3. 训练GNN模型：

     a. 输入布局图，通过多层消息传递，聚合邻居信息，更新节点表示。

     b. 将节点表示映射到G-cell网格，预测每个G-cell的拥挤度。

     c. 比较预测值与真实值，计算损失。

     d. 通过反向传播更新GNN参数。

  4. 在推理阶段，对新设计的布局图，使用训练好的GNN直接预测拥挤度热点。

  5. 布局工具可以利用预测的拥挤度，在早期阶段进行布局调整（如单元扩散、布局规划），以预防布线拥塞。

     软件依赖：机器学习框架（如PyTorch, TensorFlow）；GNN库（如PyTorch Geometric）；EDA布局工具。

     硬件依赖：GPU用于加速GNN训练和推理。

     应用场景：布局阶段的拥挤度预测和预防性优化。

     时间复杂度：GNN前向传播时间复杂度约为 O(L⋅(∣V∣+∣E∣))，L为层数。

     空间复杂度：存储图结构和模型参数，与设计规模相关。

编号：898​

类型：可靠性，电源完整性

领域：电迁移（EM）的有限元分析与寿命优化

数学领域：有限元法，热-电耦合分析，材料科学

数学分析：电迁移是金属导线在高电流密度下，电子风导致金属离子迁移，形成空洞或小丘，最终导致断路或短路的失效机制。电迁移寿命（中位失效时间MTF）由布莱克方程描述，与电流密度和温度呈指数关系。需要分析互连线的电流密度和温度分布，以识别EM风险点。这涉及求解电流连续性方程和热传导方程的耦合问题。

数学方程式名称及方程表达：

电流连续性方程：∇⋅(σ∇V)=0，其中 σ是电导率，V是电势。由此可得电流密度 J=−σ∇V。

热传导方程：∇⋅(k∇T)+q=0，其中 k是热导率，T是温度，q是热源（焦耳热 ρ∣J∣2，其中 ρ=1/σ是电阻率）。

布莱克方程（简化）：中位失效时间 MTF=A(J)−nexp(Ea​/(kB​T))

其中，A是材料相关常数，J是电流密度，n是电流密度指数（通常约为2），Ea​是激活能，kB​是玻尔兹曼常数，T是绝对温度。

电迁移失效概率通常服从对数正态分布。设计目标是确保所有互连线在目标寿命内的失效率低于指定值，即 J<Jmax​(T)。

数学方程式的参数列表与逐步推理过程：

• 参数：

  V：电势分布。

  J：电流密度矢量场。

  T：温度分布。

  σ,k：材料的电导率和热导率（可能是温度的函数）。

  A,n,Ea​：电迁移模型参数。

• 推理过程：

  1. 建立互连线的三维几何模型，包括导线、通孔、周围介质。

  2. 划分有限元网格。

  3. 施加边界条件：在电源/地端口施加电压，在散热边界施加温度或对流条件。

  4. 求解耦合的电-热方程：

     a. 先求解电势方程，得到电流密度 J。

     b. 计算焦耳热 q=ρ∣J∣2。

     c. 将 q作为热源，求解温度方程，得到温度分布 T。

     d. 由于电导率 σ和热导率 k可能随温度变化，可能需要迭代直至收敛。

  5. 从解中提取每段互连线的平均电流密度 J和温度 T。

  6. 代入布莱克方程计算每段互连线的MTF。

  7. 识别MTF低于目标寿命的“热点”（高电流密度和高温区域）。

  8. 通过优化设计（如加宽导线、增加通孔数量、改进散热）来降低风险。

     软件依赖：有限元分析软件（如ANSYS, COMSOL）；专用电迁移分析工具（如Ansys RedHawk）。

     硬件依赖：无特殊硬件依赖，但需要高性能计算进行三维有限元分析。

     应用场景：高性能处理器、电源网络、封装互连的电迁移可靠性签核。

     时间复杂度：三维有限元求解计算成本高，与网格数量成非线性关系（通常 O(n2)或更高）。

     空间复杂度：存储网格、矩阵和解向量，与网格规模成线性。

编号：899​

类型：时序分析，标准单元库

领域：标准单元时序模型的特征化与建模

数学领域：响应曲面建模，非线性回归

数学分析：标准单元的延迟和输出转换时间是其输入转换时间（slew）和输出负载电容的复杂非线性函数。特征化过程是通过在大量（slew, load）采样点上进行SPICE仿真，得到延迟和输出转换时间数据，然后拟合一个数学模型（例如，通过查找表插值或解析公式）。模型需在保证精度的前提下尽可能简洁，以便于静态时序分析工具快速计算。

数学方程式名称及方程表达：

常用模型包括非线性延迟模型（NLDM）和复合电流源模型（CCS）。NLDM使用二维查找表。更先进的模型使用解析公式，例如：

延迟 d=(k1​+k2​⋅Cload​)⋅tink3​​+k4​⋅Cload​+k5​

其中 tin​是输入转换时间，Cload​是负载电容，k1​到 k5​是通过拟合得到的参数。

更一般地，可以表示为：

d=f(tin​,Cload​;θ)

其中 f是选定的模型结构（如多项式、样条函数、神经网络），θ是模型参数。

特征化通过最小化仿真数据与模型预测的误差来求解参数：

θmin​i=1∑N​(di​−f(tin,i​,Cload,i​;θ))2

数学方程式的参数列表与逐步推理过程：

• 参数：

  tin​：输入转换时间（slew）。

  Cload​：输出负载电容。

  d：单元延迟（或输出转换时间）。

  f(⋅)：延迟模型函数。

  θ：模型参数。

  N：仿真采样点数。

• 推理过程：

  1. 选择输入转换时间和负载电容的采样点网格，覆盖预期的操作范围。

  2. 对每个采样点 (tin,i​,Cload,i​)，进行SPICE瞬态仿真，测量单元延迟（从输入跳变50%到输出跳变50%）和输出转换时间。

  3. 对每个单元（如反相器、与非门等）和每种时序弧（上升、下降）分别进行特征化。

  4. 使用收集到的数据 {(tin,i​,Cload,i​,di​)}，通过非线性回归拟合模型参数 θ。

  5. 验证模型精度：在独立的测试采样点上比较模型预测值与仿真值，确保误差在允许范围内（如<5%）。

  6. 将模型参数（查找表或拟合系数）写入标准单元库文件（.lib格式），供时序分析工具使用。

     软件依赖：标准单元特征化工具（如SiliconSmart, Liberate）；SPICE仿真器。

     硬件依赖：无特殊硬件依赖，但需要大量仿真计算。

     应用场景：标准单元库开发，为时序分析提供单元延迟模型。

     时间复杂度：每个单元每个时序弧需要在数十到数百个采样点进行仿真，总仿真次数巨大。回归拟合计算相对较小。

     空间复杂度：存储仿真数据和模型参数，每个单元需要KB到MB级。

编号：900​

类型：测试，可测试性设计（DFT）

领域：测试压缩中的测试向量生成与压缩协同优化

数学领域：线性代数，编码理论，伪布尔优化

数学分析：传统流程是先由ATPG生成测试立方（包含无关位X），再用压缩器压缩。协同优化是在ATPG阶段就考虑压缩器（如线性扩展器）的结构，生成能高效压缩的测试立方。具体地，压缩器用矩阵 A表示，测试响应 c满足 c=As，其中 s是种子。ATPG的目标是生成测试立方 t，使得存在种子 s满足 t与 As在指定位上一致，同时尽可能减少确定位数量，以提高压缩率。这可建模为伪布尔优化问题。

数学方程式名称及方程表达：

设压缩器是一个 n×m的二进制矩阵 A（n是扫描链长度，m是种子长度）。

设测试立方 t∈{0,1,X}n，其中确定位集合为 D，其值向量为 tD​。

要求存在种子 s∈{0,1}m，使得 AD​s=tD​，其中 AD​是A中行索引在D中的子矩阵。

ATPG在检测故障f时，需要确定一部分位的值，设为集合 F和值 vF​。协同优化的目标是：在保证故障检测（即满足 tF​=vF​）的前提下，最小化确定位的数量 ∣D∣，并确保存在种子 s使得 AD​s=tD​。

可建模为：

最小化 ∣D∣

约束：

1. 故障检测约束：ti​=vi​对于所有 i∈F。

2. 压缩兼容约束：存在 s使得 AD​s=tD​。

3. 其他ATPG约束（如可控性、可观测性）。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     A：压缩器矩阵。

     t：测试立方（包含0,1,X）。

     D：t中确定位的索引集合。

     s：种子向量。

     F：为检测当前故障必须确定的位集合。

     vF​：这些位必须的值。

   • 推理过程：

     1. ATPG为故障f生成一个测试立方，初始时只有故障激活和传播所必需的位被确定（集合F）。

     2. 检查当前确定位集合D（初始D=F）是否满足压缩兼容约束，即线性方程组 AD​s=tD​是否有解。这通过高斯消元检查矩阵 AD​的秩是否等于增广矩阵的秩。

     3. 如果有解，则接受此测试立方，并记录一个种子解。

     4. 如果无解，则需要扩展确定位集合D（即指定一些X位为0或1），以使方程组有解。这可以通过搜索实现：选择一个X位，尝试赋值为0或1，检查新方程组是否有解。这是一个搜索过程，目标是使新增的确定位尽可能少。

     5. 重复此过程，直到所有故障的测试立方都生成且与压缩器兼容。

     6. 最终得到的测试立方集合具有较少的确定位，从而可以被压缩器用较短的种子编码，提高压缩率。

        软件依赖：支持压缩感知的ATPG工具；线性代数求解库。

        硬件依赖：测试压缩器的硬件结构（如线性扩展器）。

        应用场景：高压缩率测试向量的生成，用于降低测试数据体积和测试时间。

        时间复杂度：每个测试立方需要求解线性方程组，最坏情况下需搜索X位赋值，复杂度较高，但实际中通常可控。

        空间复杂度：存储压缩器矩阵A，需 O(n×m)。

编号：892​

类型：验证，形式验证

领域：等价性检查中的组合电路等价性证明

数学领域：布尔逻辑，布尔可满足性问题（SAT）

数学分析：等价性检查用于验证两个组合电路（例如，一个为原始规格，另一个为优化后实现）在功能上是否完全等价。该问题可转化为证明两个电路的输出在所有输入赋值下均相同，即证明其异或（XOR）输出恒为0。通过将电路结构转化为合取范式（CNF），并查询SAT求解器是否存在一个使输出为1的输入赋值，若不存在（即不可满足，UNSAT），则两电路等价。

数学方程式名称及方程表达：

设两个组合电路分别为 C1​和 C2​，具有相同的输入向量 x。其输出分别为 f1​(x)和 f2​(x)。

等价性命题为：∀x,f1​(x)⊕f2​(x)=0。

构造“miter”电路：m(x)=f1​(x)⊕f2​(x)。

等价性检查转化为SAT问题：是否存在一个输入赋值 x，使得 m(x)=1？

将miter电路结构转化为CNF公式 Φ。若 Φ不可满足（UNSAT），则两电路等价；若可满足（SAT），则得到的赋值即为反例。

数学方程式的参数列表与逐步推理过程：

• 参数：

  C1​,C2​：待比较的两个组合电路。

  x：电路的输入变量向量。

  m(x)：miter电路的输出。

  Φ：表示 m(x)=1的CNF公式。

• 推理过程：

  1. 构建miter电路，将两个电路的输出连接到一个异或门。

  2. 将miter电路中每个逻辑门（与、或、非等）的关系转化为一组子句（CNF）。例如，g=a∧b可转化为子句 (¬a∨¬b∨g)∧(a∨¬g)∧(b∨¬g)。

  3. 添加子句强制miter输出为1：(m)。

  4. 将生成的所有子句合取，得到CNF公式 Φ，提交给SAT求解器。

  5. SAT求解器返回结果：若为UNSAT，则证明等价；若为SAT，则得到一个反例输入向量 x，证明不等价。

     软件依赖：等价性检查工具（如Formality, Conformal）；SAT求解器（如MiniSat, Glucose）。

     硬件依赖：无特殊硬件依赖。

     应用场景：综合后网表与RTL，或不同优化阶段的网表之间的功能等价性验证。

     时间复杂度：最坏情况下为指数级，但现代SAT求解器可处理百万门级电路。

     空间复杂度：存储CNF公式，与电路规模成线性关系。

编号：893​

类型：模拟设计，电路优化

领域：模拟电路参数调优（例如，运算放大器）

数学领域：优化理论，梯度下降/进化算法

数学分析：模拟电路（如运算放大器）的性能（增益、带宽、功耗、压摆率等）由晶体管尺寸、偏置电流等参数决定。设计目标是找到一组参数，在满足约束（如增益>80dB，相位裕度>60°）下，优化某个目标（如最小化功耗）。由于性能指标与参数之间的关系通常是非线性、非凸且无闭式表达式的，需要使用基于仿真的优化方法。

数学方程式名称及方程表达：

设设计参数向量为 p​（例如，所有晶体管的宽度和长度）。

性能指标向量为 f​(p​)=[f1​(p​),f2​(p​),...,fm​(p​)]（通过电路仿真，如SPICE，得到）。

目标函数为 J(p​)（例如，功耗 P(p​)）。

约束为：gi​(p​)≤0或 hj​(p​)=0。

优化问题：

p​min​J(p​)s.t.gi​(p​)≤0,hj​(p​)=0

由于 f​(p​)只能通过仿真获得，常用无导数优化算法（如遗传算法、模拟退火）或基于梯度的算法（通过伴随灵敏度分析求得梯度）。

数学方程式的参数列表与逐步推理过程：

• 参数：

  p​：可调设计参数向量。

  f​(p​)：仿真得到的性能指标向量。

  J(p​)：目标函数（如功耗）。

  gi​,hj​：不等式和等式约束函数。

• 推理过程：

  1. 定义设计参数及其取值范围（设计空间）。

  2. 定义优化目标和约束（如增益、带宽、相位裕度、面积等）。

  3. 使用优化算法在设计中搜索：

     a. 生成一组候选参数 p​。

     b. 调用电路仿真器（如SPICE）评估该组参数下的性能 f​(p​)。

     c. 计算目标函数 J(p​)和约束违反程度。

     d. 根据优化算法规则（如选择、交叉、变异，或梯度方向）更新参数。

  4. 重复步骤3，直到满足终止条件（如迭代次数、目标收敛）。

  5. 输出满足约束且目标最优的参数集。

     软件依赖：电路仿真器（SPICE）；优化算法库/框架（如MATLAB Optimization Toolbox, 自定义脚本）。

     硬件依赖：无特殊硬件依赖，但仿真计算密集。

     应用场景：模拟集成电路（如运放、PLL、ADC）的自动尺寸设计。

     时间复杂度：极高，取决于仿真次数和优化算法。每次仿真都可能需数秒，总时间从数小时到数天。

     空间复杂度：存储参数和性能数据，与种群大小（对进化算法）和迭代次数相关。

编号：894​

类型：制造，可制造性设计（DFM）

领域：光学邻近效应修正（OPC）与逆光刻技术（ILT）

数学领域：计算光刻，优化，卷积

数学分析：在光刻中，由于衍射效应，掩模上的图形在硅片上成像会发生畸变。OPC通过修改掩模图形（添加辅助特征、调整边缘）来补偿这种畸变，使晶圆上的图形更接近目标。这通常建模为非线性优化问题：给定目标图形 Itarget​(x,y)，寻找掩模图形 M(x,y)（0或1），使得光刻成像 Iwafer​(x,y)与目标图形的误差最小。成像过程用光强卷积模型近似。

数学方程式名称及方程表达：

光刻成像模型（霍普金斯方程简化）：

光强分布：Iwafer​(x,y)=∣(M⊗h)(x,y)∣2

其中，M(x,y)是掩模的透射函数（二进制，0或1），h(x,y)是光刻系统的点扩散函数（PSF），⊗表示卷积。

目标是最小化误差：

Mmin​∬[Iwafer​(x,y)−Itarget​(x,y)]2dxdy

约束：M(x,y)∈{0,1}（或连续化松弛为 [0,1]区间）。

逆光刻技术（ILT）直接求解此优化问题，常使用梯度下降（如最速下降法）和投影，但计算成本极高。

数学方程式的参数列表与逐步推理过程：

• 参数：

  M(x,y)：掩模图形（优化变量）。

  h(x,y)：光学系统的点扩散函数。

  Itarget​(x,y)：期望的硅片光强分布（通常由设计布局决定）。

  Iwafer​(x,y)：实际成像光强分布。

• 推理过程：

  1. 给定目标布局（通常为多边形），将其转化为目标光强分布 Itarget​（例如，目标图形内为1，外为0）。

  2. 初始化掩模图形 M（例如，等于目标图形）。

  3. 计算当前掩模下的成像光强 Iwafer​=∣M⊗h∣2。

  4. 计算误差函数（如均方误差）的梯度。

  5. 使用梯度信息更新掩模图形 M（例如，Mnew​=Mold​−η∇error）。

  6. 将更新后的 M投影到物理可行的空间（例如，二值化或约束在[0,1]）。

  7. 重复步骤3-6，直到误差收敛或达到迭代次数。

  8. 输出最终的掩模图形，通常包含复杂的辅助特征（SRAF）和主图形变形。

     软件依赖：计算光刻软件（如Synopsys Proteus, Mentor Calibre）；高算力计算资源。

     硬件依赖：无特殊硬件依赖，但需要高性能计算集群进行ILT。

     应用场景：先进工艺节点（<28nm）的光掩模制备，以提高图形保真度和工艺窗口。

     时间复杂度：极高。对于一块芯片布局，ILT可能需要数天甚至数周的计算时间。

     空间复杂度：存储高分辨率的掩模图像，数据量可达TB级。

编号：895​

类型：可靠性，老化分析

领域：负偏置温度不稳定性（NBTI）和热载流子注入（HCI）的寿命预测

数学领域：反应-扩散模型，Arrhenius方程，统计

数学分析：NBTI和HCI是导致PMOS和NMOS晶体管性能随时间退化的主要机制，从而影响电路寿命。NBTI退化与电压应力、温度和时间相关，通常用反应-扩散（R-D）模型描述。HCI退化与电流和电压相关。目标是根据电路工作条件（电压、温度、信号翻转活动）预测电路性能（如延迟）随时间的变化，并估算平均失效时间（TTF）。

数学方程式名称及方程表达：

NBTI的R-D模型（简化）：

阈值电压漂移：ΔVth​(t)=A⋅(Vgs​−Vth0​)γ⋅e−Ea​/(kT)⋅tn

其中，A是工艺相关常数，Vgs​是栅源电压，Ea​是激活能，k是玻尔兹曼常数，T是绝对温度，t是应力时间，n是时间指数（通常~1/6）。

HCI模型（简化）：

ΔVth​(t)=B⋅(Isub​)m⋅eΔH/(kT)⋅t

其中，Isub​是衬底电流，B,m,ΔH是模型参数。

电路延迟退化：延迟与 Vth​相关，τ∝Vdd​/(Vdd​−Vth​)α。

结合两种机制，总 ΔVth​可近似为叠加。寿命（如延迟增加10%的时间）可通过解方程 Δτ(t)=0.1τ0​求得。

数学方程式的参数列表与逐步推理过程：

• 参数：

  Vgs​, T：晶体管的电压应力和工作温度。

  t：应力时间。

  ΔVth​(t)：阈值电压漂移量。

  A,B,γ,m,n,Ea​,ΔH：工艺和老化机制相关的模型参数，由测试芯片测量拟合得到。

• 推理过程：

  1. 通过电路仿真（考虑工作负载）或静态分析，得到每个晶体管在整个寿命期内承受的电压应力（Vgs​）和温度（T）的“占空比”或“应力概率”。

  2. 对每个晶体管，根据其应力条件，使用NBTI和HCI模型计算在给定时间 t（例如，10年）后的 ΔVth​。

  3. 将退化后的 Vth​更新到晶体管的SPICE模型中。

  4. 重新进行电路仿真（如时序分析），得到退化后的电路性能（如最大频率、延迟）。

  5. 判断性能退化是否超出规格（例如，频率下降超过10%）。

  6. 可以通过迭代找到满足失效条件的 t，即为预测的寿命。

     软件依赖：可靠性分析工具（如RelXpert, MOSRA）；电路仿真器。

     硬件依赖：工艺提供的NBTI/HCI模型参数。

     应用场景：高可靠性电路（如汽车、航空航天）的寿命预测和设计加固。

     时间复杂度：需要多次电路仿真，复杂度较高，但通常通过关键路径分析来简化。

     空间复杂度：存储每个晶体管的应力条件和老化状态。

编号：896​

类型：物理设计，3D IC

领域：3D IC中硅通孔（TSV）的规划与布局优化

数学领域：整数线性规划，图划分

数学分析：在3D集成电路中，TSV用于连接不同晶圆层（die）。TSV占用面积并引入寄生电容和电阻，影响性能和热特性。TSV规划的目标是：在满足层间连接需求的前提下，最小化TSV总数和关键路径延迟，同时考虑TSV引起的面积开销和热效应。可将电路网表划分到不同层，并在满足带宽和延迟约束下，最小化层间连接（即TSV）数量。

数学方程式名称及方程表达：

假设有K个晶圆层。将电路模块（标准单元或宏模块）分配到各层，并用二进制变量 xi,k​=1表示模块i被分配到第k层。

对于每个线网（网表连接）e，如果其连接的模块被分配在不同层，则需要TSV实现层间连接。设 ye​为指示线网e是否需要TSV的变量。

目标函数：最小化TSV总数和加权线长。

min(αe∑​ye​+βe∑​WL(e))

其中，WL(e)是线网e的线长估计（考虑三维距离），α,β是权重。

约束：

1. 每个模块必须分配到一层：∑k=1K​xi,k​=1。

2. TSV需求约束：对于线网e，若其连接的两个模块i和j被分配到不同层，则 ye​=1，否则 ye​=0。这可以用线性约束表达：ye​≥xi,k​−xj,k​对于所有k，且 ye​≤∑k​∣xi,k​−xj,k​∣。

3. 面积约束：每层上模块的总面积不超过该层可用面积减去TSV占用面积。

4. 性能约束：关键路径延迟（包括TSV延迟）需小于目标值。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     xi,k​：二进制变量，表示模块i是否在层k。

     ye​：二进制变量，表示线网e是否需要TSV。

     K：总层数。

     α,β：权重系数。

   • 推理过程：

     1. 将电路划分为多个模块（可以是标准单元簇或宏模块）。

     2. 建立包含分配变量、TSV变量、面积约束和延迟约束的整数线性规划模型。

     3. 由于问题规模大，通常采用启发式方法，如多级图划分：

        a. 初始将所有模块放在一层（如中间层）。

        b. 通过迭代移动模块，将电路划分为K个部分（层），以最小化切割边（即TSV数量）并满足面积平衡约束。

        c. 在划分过程中，线长和延迟可以通过加权切割边的代价来考虑。

     4. 得到划分结果后，在每层内进行布局，并为需要TSV的线网插入TSV，考虑TSV的物理尺寸和布局规则。

        软件依赖：3D IC设计工具（如Cadence 3D-IC设计平台）；图划分工具（如METIS）。

        硬件依赖：3D堆叠工艺的TSV尺寸、间距、电阻电容参数。

        应用场景：3D集成电路的物理设计与规划。

        时间复杂度：图划分启发式算法复杂度约为 O(nlogn)，n为模块数。

        空间复杂度：存储模块连接图，O(n2)。

编号：897​

类型：低功耗设计，时钟门控

领域：多级时钟门控逻辑的自动插入与优化

数学领域：布尔逻辑优化，图论

数学分析：时钟门控通过在不必要时关闭时钟信号来降低动态功耗。多级时钟门控在不同层次（簇级、模块级、系统级）插入门控单元。优化目标是最大化被门控的触发器数量（即时钟关闭时间），同时最小化门控逻辑本身引入的额外功耗和面积，并满足时序约束。这可以建模为布尔函数覆盖问题：为每个触发器或触发器簇寻找一个“使能”信号，该信号在触发器不需更新时为假，且使能信号的逻辑尽可能简单。

数学方程式名称及方程表达：

对于一个触发器或同步单元，其时钟使能条件 E是一个布尔函数，当其值为0时，时钟可被关闭。

设触发器的数据输入为 D，当前状态为 Q，则当 D==Q时，触发器状态不变，时钟可以被门控。但精确检测 D==Q需要比较器，开销大。

通常使用其输入逻辑来推导使能信号。例如，对于一组共享使能逻辑的触发器，其共同使能信号 E是它们各自数据更新条件的交集或并集的简化。

优化问题：给定一组触发器，将它们聚类，并为每个簇 Ck​综合一个使能函数 Ek​，使得：

1. 功能正确：当簇中任何触发器需要更新时，Ek​=1；当所有触发器都不需要更新时，Ek​=0。

2. 最小化总开销：min∑k​(Cost(Ek​)+Cost(CGk​))，其中 Cost可以是面积或功耗，CGk​是时钟门控单元。

3. 时序约束：插入的使能逻辑不能违反建立/保持时间。

   数学方程式的参数列表与逐步推理过程：

   • 参数：

     Ek​：第k个时钟门控簇的使能布尔函数。

     Ck​：第k个簇中的触发器集合。

     Cost(Ek​)：实现使能函数 Ek​的逻辑成本（面积、功耗）。

   • 推理过程：

     1. 通过分析RTL代码或门级网表，识别触发器的数据保持条件。常用技术包括：

        • 如果触发器的输入来自一个多路选择器（MUX），且选择信号为“保持”时，该选择信号可作为使能信号。

        • 通过逻辑锥分析，提取触发器的输入逻辑，寻找不活跃的条件。

     2. 将具有相同或相似使能条件的触发器聚类，以减少时钟门控单元数量。

     3. 对每个簇的使能条件进行布尔优化（如用卡诺图或Espresso算法），得到最简与或式。

     4. 检查使能信号的时序：使能信号必须在时钟有效沿之前稳定，满足建立时间要求。

     5. 插入时钟门控单元（通常是一个锁存器+与门结构，防止毛刺）。

     6. 评估功耗节省（时钟网络开关活动减少）与面积/功耗开销的权衡。

        软件依赖：低功耗综合工具（如Power Compiler, SpyGlass Power）；逻辑综合工具。

        硬件依赖：标准单元库中的时钟门控单元（ICG）。

        应用场景：RTL级或门级低功耗综合，自动插入时钟门控。

        时间复杂度：复杂度与触发器数量和逻辑锥大小相关，通常为 O(n⋅2m)，n为触发器数，m为输入数，但启发式算法使其可处理。

        空间复杂度：存储触发器的使能条件逻辑，与设计规模成线性。

编号：898​

类型：机器学习在EDA中的应用

领域：基于机器学习的布局拥挤度预测

数学领域：图神经网络，回归

数学分析：在布局的早期阶段（如全局布局后），准确预测详细布线阶段的拥挤度对于优化至关重要。传统方法基于全局布线单元的溢出估计，但不够精确。可以利用图神经网络，将布局图（节点为单元或宏，边为线网连接）作为输入，学习映射到每个全局布线单元（G-cell）的最终布线拥挤度标签。GNN能捕捉图的拓扑结构，从而预测局部特征对全局拥挤度的影响。

数学方程式名称及方程表达：

将布局表示为图 G=(V,E)，其中节点 vi​∈V代表标准单元或宏模块，边 eij​∈E代表线网连接。

每个节点 vi​有初始特征向量 hi(0)​，可包含单元面积、宽度、高度、位置等。

每个边 eij​可以有特征，如线网权重。

图神经网络通过消息传递更新节点表示：

消息函数：mij(l)​=M(l)(hi(l)​,hj(l)​,eij​)

聚合函数：ai(l)​=∑j∈N(i)​mij(l)​

更新函数：hi(l+1)​=U(l)(hi(l)​,ai(l)​)

经过L层传播后，得到每个节点的最终表示 hi(L)​。

将布局区域划分为G-cell网格。对于每个G-cell g，收集其内部及附近节点的表示，通过一个池化层（如平均池化）和全连接层，预测该G-cell的拥挤度分数 yg​∈[0,1]（例如，代表布线资源使用率）。

损失函数：均方误差 L=N1​∑g=1N​(yg​−y^​g​)2，其中 y^​g​是真实拥挤度标签（来自详细布线结果）。

数学方程式的参数列表与逐步推理过程：

• 参数：

  hi(l)​：节点 vi​在第l层的特征向量。

  M(l),U(l)：可学习的消息函数和更新函数（例如，多层感知机MLP）。

  yg​：G-cell g的预测拥挤度。

  y^​g​：真实拥挤度标签。

• 推理过程：

  1. 数据准备：从历史设计项目中收集大量布局结果及其对应的详细布线拥挤度图。

  2. 特征提取：对每个布局，构建图表示，提取节点和边的特征。

  3. 训练GNN模型：

     a. 输入布局图，通过多层消息传递，聚合邻居信息，更新节点表示。

     b. 将节点表示映射到G-cell网格，预测每个G-cell的拥挤度。

     c. 比较预测值与真实值，计算损失。

     d. 通过反向传播更新GNN参数。

  4. 在推理阶段，对新设计的布局图，使用训练好的GNN直接预测拥挤度热点。

  5. 布局工具可以利用预测的拥挤度，在早期阶段进行布局调整（如单元扩散、布局规划），以预防布线拥塞。

     软件依赖：机器学习框架（如PyTorch, TensorFlow）；GNN库（如PyTorch Geometric）；EDA布局工具。

     硬件依赖：GPU用于加速GNN训练和推理。

     应用场景：布局阶段的拥挤度预测和预防性优化。

     时间复杂度：GNN前向传播时间复杂度约为 O(L⋅(∣V∣+∣E∣))，L为层数。

     空间复杂度：存储图结构和模型参数，与设计规模相关。

编号：899​

类型：可靠性，电源完整性

领域：电迁移（EM）的有限元分析与寿命优化

数学领域：有限元法，热-电耦合分析，材料科学

数学分析：电迁移是金属导线在高电流密度下，电子风导致金属离子迁移，形成空洞或小丘，最终导致断路或短路的失效机制。电迁移寿命（中位失效时间MTF）由布莱克方程描述，与电流密度和温度呈指数关系。需要分析互连线的电流密度和温度分布，以识别EM风险点。这涉及求解电流连续性方程和热传导方程的耦合问题。

数学方程式名称及方程表达：

电流连续性方程：∇⋅(σ∇V)=0，其中 σ是电导率，V是电势。由此可得电流密度 J=−σ∇V。

热传导方程：∇⋅(k∇T)+q=0，其中 k是热导率，T是温度，q是热源（焦耳热 ρ∣J∣2，其中 ρ=1/σ是电阻率）。

布莱克方程（简化）：中位失效时间 MTF=A(J)−nexp(Ea​/(kB​T))

其中，A是材料相关常数，J是电流密度，n是电流密度指数（通常约为2），Ea​是激活能，kB​是玻尔兹曼常数，T是绝对温度。

电迁移失效概率通常服从对数正态分布。设计目标是确保所有互连线在目标寿命内的失效率低于指定值，即 J<Jmax​(T)。

数学方程式的参数列表与逐步推理过程：

• 参数：

  V：电势分布。

  J：电流密度矢量场。

  T：温度分布。

  σ,k：材料的电导率和热导率（可能是温度的函数）。

  A,n,Ea​：电迁移模型参数。

• 推理过程：

  1. 建立互连线的三维几何模型，包括导线、通孔、周围介质。

  2. 划分有限元网格。

  3. 施加边界条件：在电源/地端口施加电压，在散热边界施加温度或对流条件。

  4. 求解耦合的电-热方程：

     a. 先求解电势方程，得到电流密度 J。

     b. 计算焦耳热 q=ρ∣J∣2。

     c. 将 q作为热源，求解温度方程，得到温度分布 T。

     d. 由于电导率 σ和热导率 k可能随温度变化，可能需要迭代直至收敛。

  5. 从解中提取每段互连线的平均电流密度 J和温度 T。

  6. 代入布莱克方程计算每段互连线的MTF。

  7. 识别MTF低于目标寿命的“热点”（高电流密度和高温区域）。

  8. 通过优化设计（如加宽导线、增加通孔数量、改进散热）来降低风险。

     软件依赖：有限元分析软件（如ANSYS, COMSOL）；专用电迁移分析工具（如Ansys RedHawk）。

     硬件依赖：无特殊硬件依赖，但需要高性能计算进行三维有限元分析。

     应用场景：高性能处理器、电源网络、封装互连的电迁移可靠性签核。

     时间复杂度：三维有限元求解计算成本高，与网格数量成非线性关系（通常 O(n2)或更高）。

     空间复杂度：存储网格、矩阵和解向量，与网格规模成线性。

编号：900​

类型：时序分析，标准单元库

领域：标准单元时序模型的特征化与建模

数学领域：响应曲面建模，非线性回归

数学分析：标准单元的延迟和输出转换时间是其输入转换时间（slew）和输出负载电容的复杂非线性函数。特征化过程是通过在大量（slew, load）采样点上进行SPICE仿真，得到延迟和输出转换时间数据，然后拟合一个数学模型（例如，通过查找表插值或解析公式）。模型需在保证精度的前提下尽可能简洁，以便于静态时序分析工具快速计算。

数学方程式名称及方程表达：

常用模型包括非线性延迟模型（NLDM）和复合电流源模型（CCS）。NLDM使用二维查找表。更先进的模型使用解析公式，例如：

延迟 d=(k1​+k2​⋅Cload​)⋅tink3​​+k4​⋅Cload​+k5​

其中 tin​是输入转换时间，Cload​是负载电容，k1​到 k5​是通过拟合得到的参数。

更一般地，可以表示为：

d=f(tin​,Cload​;θ)

其中 f是选定的模型结构（如多项式、样条函数、神经网络），θ是模型参数。

特征化通过最小化仿真数据与模型预测的误差来求解参数：

θmin​i=1∑N​(di​−f(tin,i​,Cload,i​;θ))2

数学方程式的参数列表与逐步推理过程：

• 参数：

  tin​：输入转换时间（slew）。

  Cload​：输出负载电容。

  d：单元延迟（或输出转换时间）。

  f(⋅)：延迟模型函数。

  θ：模型参数。

  N：仿真采样点数。

• 推理过程：

  1. 选择输入转换时间和负载电容的采样点网格，覆盖预期的操作范围。

  2. 对每个采样点 (tin,i​,Cload,i​)，进行SPICE瞬态仿真，测量单元延迟（从输入跳变50%到输出跳变50%）和输出转换时间。

  3. 对每个单元（如反相器、与非门等）和每种时序弧（上升、下降）分别进行特征化。

  4. 使用收集到的数据 {(tin,i​,Cload,i​,di​)}，通过非线性回归拟合模型参数 θ。

  5. 验证模型精度：在独立的测试采样点上比较模型预测值与仿真值，确保误差在允许范围内（如<5%）。

  6. 将模型参数（查找表或拟合系数）写入标准单元库文件（.lib格式），供时序分析工具使用。

     软件依赖：标准单元特征化工具（如SiliconSmart, Liberate）；SPICE仿真器。

     硬件依赖：无特殊硬件依赖，但需要大量仿真计算。

     应用场景：标准单元库开发，为时序分析提供单元延迟模型。

     时间复杂度：每个单元每个时序弧需要在数十到数百个采样点进行仿真，总仿真次数巨大。回归拟合计算相对较小。

     空间复杂度：存储仿真数据和模型参数，每个单元需要KB到MB级。

编号：901​

类型：测试，故障模拟

领域：并行故障模拟中的事件驱动并行化

数学领域：事件驱动仿真，并行计算，集合运算

数学分析：并行故障模拟通过同时模拟一个无故障电路和多个有故障电路来提高效率，其中多个故障共享相同的事件调度。核心挑战在于高效地管理多个故障电路的状态和事件，避免重复计算。事件驱动的并行故障模拟将故障电路的状态差异表示为与无故障电路的差异列表，并在事件传播时仅处理受影响的部分。数学上，这涉及维护一个故障状态集合，并在每个时间点对事件列表进行并行评估。

数学方程式名称及方程表达：

设无故障电路的状态向量为 Sg​(t)（门输出值）。

对于故障 f，其状态向量为 Sf​(t)，与 Sg​(t)的差异集合为 Df​(t)={i∣Sf(i)​(t)=Sg(i)​(t)}。

在事件驱动仿真中，时间推进到下一个事件时间 tnext​，计算无故障电路的事件列表 Eg​。

对于每个故障 f，其事件列表 Ef​可以通过以下方式推导：

• 如果事件 e∈Eg​影响的节点 i满足 i∈Df​(t)或故障 f影响事件传播，则该事件在故障电路中可能被修改或触发新事件。

  并行评估的关键是批量计算：

  对所有故障 f∈F，同时评估 Sf​(t+dt)=Simulate(Sf​(t),Ef​)。

  差异列表更新：Df​(t+dt)={i∣Sf(i)​(t+dt)=Sg(i)​(t+dt)}。

数学方程式的参数列表与逐步推理过程：

• 参数：

  Sg​(t)：无故障电路在时间 t 的状态向量。

  Sf​(t)：故障 f 在时间 t 的状态向量。

  Df​(t)：故障 f 与无故障电路的状态差异集合。

  Eg​：无故障电路的事件列表（包含时间、节点、新值）。

  Ef​：故障 f 的事件列表。

• 推理过程：

  1. 初始化：设置 Sg​(0)，对于每个故障 f，初始化 Sf​(0)和 Df​(0)（通常仅在故障点有差异）。

  2. 时间推进：找到所有电路（无故障和所有故障）中的最小下一事件时间 tnext​。

  3. 无故障电路仿真：在 tnext​计算 Sg​(tnext​)和 Eg​。

  4. 故障电路并行更新：对于每个故障 f，执行以下操作：

     a. 根据 Df​(t)和 Eg​生成故障相关事件列表 Ef​。

     b. 计算 Sf​(tnext​)=Simulate(Sf​(t),Ef​)。

     c. 比较 Sf​(tnext​)和 Sg​(tnext​)，更新 Df​(tnext​)。

  5. 检测：检查是否有故障电路的输出与无故障电路输出不同，若不同则标记为检测到。

  6. 重复步骤2-5，直到仿真结束。

软件依赖：故障模拟器（如Synopsys TetraMAX, Cadence Xcelium），支持并行事件驱动。

硬件依赖：多核CPU或GPU以加速并行评估。

应用场景：大规模数字电路的故障覆盖率分析，用于生成和验证测试向量。

时间复杂度：与故障数量近似线性相关，但通过并行化可加速，复杂度约为 O(F⋅E/P)，其中 F 是故障数，E 是事件数，P 是并行度。

空间复杂度：存储所有故障电路的状态差异，空间复杂度约为 O(F⋅N)，其中 N 是节点数，但差异列表通常稀疏。

---

编号：902​

类型：时序分析，片上变化（OCV）

领域：考虑空间相关性的统计静态时序分析（SSTA）

数学领域：随机过程，空间统计，主成分分析（PCA）

数学分析：在先进工艺中，工艺变化具有空间相关性，即相邻器件的参数变化更相似。统计静态时序分析（SSTA）将延迟建模为随机变量，并考虑其空间相关性以更准确估算时序分布。通过将工艺参数变化（如 Leff​, Vth​）建模为具有空间相关性的高斯随机场，并利用主成分分析（PCA）进行降维，将相关随机变量转换为独立随机变量的线性组合。

数学方程式名称及方程表达：

设工艺参数变化向量 P为多元高斯分布：P∼N(0,Σ)，其中协方差矩阵 Σ反映空间相关性，Σij​=σ2⋅ρ(dij​)，dij​是器件 i 和 j 之间的距离，ρ(⋅)是相关函数（如指数衰减）。

门延迟 d是 P的函数，通常一阶近似：d=d0​+∑i​ai​⋅Pi​。

通过PCA对 Σ进行特征分解：Σ=UΛUT，其中 Λ是对角特征值矩阵，U是特征向量矩阵。

定义独立随机变量 Z∼N(0,I)，则 P=UΛ1/2Z。

延迟表达式变为：d=d0​+∑i​bi​⋅Zi​，其中 bi​=∑j​aj​Uji​λi​​。

路径延迟 D=∑d的分布可通过独立 Zi​的线性组合计算，方差为 ∑bi2​。

数学方程式的参数列表与逐步推理过程：

• 参数：

  P：工艺参数变化向量（每个器件一个分量）。

  Σ：协方差矩阵，表示参数间的空间相关性。

  d0​：标称延迟。

  ai​：延迟对参数 Pi​的敏感度系数。

  Z：独立标准高斯随机变量。

  bi​：延迟对独立随机分量 Zi​的敏感度系数。

• 推理过程：

  1. 建立工艺变化模型：通过测试芯片测量或工艺仿真，确定参数变化的标准差 σ和空间相关函数 ρ(d)。

  2. 构建协方差矩阵 Σ用于设计中所有关键器件。

  3. 对 Σ进行PCA，提取主要特征向量（对应最大特征值），实现降维。

  4. 对每个门，通过仿真或解析模型计算其延迟对工艺参数的敏感度 ai​。

  5. 将延迟表示为独立随机变量 Zi​的线性组合：d=d0​+∑i=1k​bi​Zi​，其中 k 是保留的主成分数量。

  6. 路径延迟 D=∑d是多个独立高斯变量的线性组合，因此也服从高斯分布，其均值和方差可计算。

  7. 计算时序分布（如计算延迟超过特定值的概率）。

软件依赖：统计时序分析工具（如PrimeTime VX, Tempus）；支持SSTA的库特征化。

硬件依赖：无特殊硬件依赖，但计算密集。

应用场景：先进工艺节点（<16nm）的时序签核，考虑工艺变化下的设计余量优化。

时间复杂度：PCA复杂度为 O(n3)，n 为器件数，但通过分区和降维可减少；时序传播为 O(k⋅N)，k 为主成分数，N 为路径数。

空间复杂度：存储协方差矩阵 O(n2)，但通常利用空间局部性使用稀疏表示。

---

编号：903​

类型：物理设计，布线

领域：全局布线中的多层布线资源分配

数学领域：网络流，多商品流，线性规划

数学分析：全局布线将线网分配到布线网格（G-cell）的边界，需分配各金属层的布线资源。不同金属层具有不同的布线方向（水平或垂直）和单位长度电阻/电容。目标是分配各线网的段到各层，最小化总加权线长和通孔数，同时满足各层布线容量约束。这可以建模为多商品流问题，其中每个线网是一个商品，需从源到汇选择路径，且路径由多层分段组成。

数学方程式名称及方程表达：

将布线区域建模为三维网格图 G=(V,E)，其中节点 v∈V代表 G-cell 的角点，边 e∈E代表相邻节点间的布线段（在特定金属层上）。

每条边 e有容量 ce​（可用布线轨道数）和权重 we​（单位长度代价，可包含层相关代价）。

每个线网 i有源节点集合 Si​和汇节点集合 Ti​，需求为 1（单信号网）。

变量：fi,e​∈{0,1}表示线网 i 是否使用边 e。

目标：最小化总加权线长和通孔代价。

mini∑​e∑​we​fi,e​+λi∑​v∑​vi,v​

其中 vi,v​是线网 i 在节点 v 处使用通孔的指示变量，λ是通孔代价权重。

约束：

1. 流守恒：对每个线网 i 和每个节点 v，

   e∈in(v)∑​fi,e​−e∈out(v)∑​fi,e​=⎩⎨⎧​1,−1,0,​if v∈Si​if v∈Ti​otherwise​

2. 容量约束：对每条边 e，∑i​fi,e​≤ce​。

3. 通孔约束：如果线网 i 在节点 v 处切换层，则 vi,v​=1。

数学方程式的参数列表与逐步推理过程：

• 参数：

  G=(V,E)：三维布线网格图。

  ce​：边 e 的布线容量。

  we​：边 e 的权重（与长度和层相关）。

  Si​,Ti​：线网 i 的源和汇节点集合。

  fi,e​：二进制变量，线网 i 是否使用边 e。

  vi,v​：二进制变量，线网 i 在节点 v 是否使用通孔。

• 推理过程：

  1. 构建布线网格图，根据设计规模和金属层数确定网格粒度。

  2. 为每条边分配容量（基于布线轨道数量）和权重（如长度乘以层相关的电阻/电容系数）。

  3. 为每个线网定义源和汇节点。

  4. 建立上述整数线性规划模型。

  5. 由于问题规模大，通常采用启发式算法，如迭代的基于迷宫布线或多商品流近似：

     a. 逐个或批处理线网，使用最短路径算法（如Dijkstra）在考虑当前占用情况下寻找最小代价路径。

     b. 更新边的占用，并可能迭代地拆解和重布过度拥挤的线网。

  6. 输出全局布线结果，指定每个线网在每层的路径。

软件依赖：全局布线工具（如NCTU-GR, Cadence Innovus）；线性规划求解器（如CPLEX, Gurobi）。

硬件依赖：无特殊硬件依赖，但需要大内存处理大规模网格。

应用场景：数字集成电路的全局布线阶段，分配线网到各金属层。

时间复杂度：精确求解是NP-hard；启发式算法复杂度约为 O(n⋅m⋅L)，其中 n 是线网数，m 是网格边数，L 是平均路径长度。

空间复杂度：存储网格图和线网路径，约为 O(∣E∣+n⋅L)。

---

编号：904​

类型：低功耗设计，功率门控

领域：多电压域功率门控网络的优化

数学领域：图论，网络优化，线性规划

数学分析：功率门控通过插入开关（如 header/footer 晶体管）在待机时切断模块电源，以降低漏电功耗。多电压域设计下，需优化功率开关网络，包括开关尺寸、位置和数量，以最小化面积开销和能量损耗，同时满足唤醒时间和电压降（IR）约束。这可以建模为在电源网络中添加可控开关的优化问题，其中开关的导通电阻和栅电容影响 IR 压降和唤醒时间。

数学方程式名称及方程表达：

将电源网络建模为图 G=(V,E)，节点 vi​∈V代表电源网络中的连接点，边 eij​∈E代表导线，具有电阻 Rij​。

部分节点连接到功率门控模块，其电流需求为 Ii​。

可以在某些边上插入功率开关，开关的导通电阻为 Rsw​，尺寸为 W，满足 Rsw​=R0​/W，栅电容 Cg​=C0​⋅W。

目标：最小化总开关面积 ∑W。

约束：

1. 电压降约束：对于每个模块，其电源电压 Vdd​−∑RI≥Vmin​，其中 R是从电源到模块路径的总电阻（包括开关电阻和导线电阻）。

2. 唤醒时间约束：模块的唤醒时间 τ≈Req​Cload​，其中 Req​是等效开关电阻，Cload​是模块负载电容，要求 τ≤τmax​。

3. 开关位置约束：每个功率门控模块必须通过至少一个开关连接到电源。

可建模为混合整数线性规划：

变量：xij​∈{0,1}表示在边 (i,j)上是否插入开关，Wij​为连续变量表示开关尺寸。

目标：min∑Wij​。

约束：

• 电压约束：基于电路定律，Vi​−Vj​=Rij​Iij​+(R0​/Wij​)Iij​⋅xij​（如果插入开关）。

• 唤醒约束：(R0​/Wij​)Cload​≤τmax​对于每个开关。

• 流守恒：∑j​Iij​=Ii​对于每个节点 i。

数学方程式的参数列表与逐步推理过程：

• 参数：

  Rij​：导线电阻。

  Ii​：节点 i 处的电流需求。

  R0​,C0​：开关的单位宽度电阻和栅电容。

  Wij​：开关尺寸（宽度）。

  Vmin​：模块允许的最小电源电压。

  τmax​：最大允许唤醒时间。

• 推理过程：

  1. 提取电源网络模型，包括电阻网络和模块电流需求。

  2. 确定可能的开关插入位置（如电源网络的关键分支点）。

  3. 建立上述优化模型，包含二进制变量（开关存在与否）和连续变量（开关尺寸）。

  4. 使用优化求解器（如分支定界）求解，但由于规模大，常采用启发式：

     a. 初始将所有开关置于模块的电源入口处。

     b. 对每个开关，根据其承载电流和电压降约束计算最小所需尺寸 Wmin​。

     c. 如果总开关面积过大，尝试合并相邻模块的开关，共享开关，但需重新评估电压降和唤醒时间。

     d. 迭代调整开关位置和尺寸，直到满足所有约束。

  5. 输出开关网络配置。

软件依赖：低功耗设计工具（如PrimePower, Voltus）；电源网络分析工具；优化求解器。

硬件依赖：功率门控单元库（header/footer 开关）。

应用场景：多电压域 SoC 的功率门控网络设计，用于降低待机功耗。

时间复杂度：MILP 求解是 NP-hard；启发式算法复杂度约为 O(∣V∣3)，其中 |V| 是电源网络节点数。

空间复杂度：存储电源网络图和电流信息，约为 O(∣V∣+∣E∣)。

---

编号：905​

类型：验证，模型检查

领域：基于有界模型检查（BMC）的硬件验证

数学领域：时序逻辑，布尔可满足性（SAT），自动机

数学分析：有界模型检查（BMC）将系统在有限步数内的行为转化为 SAT 问题，以查找反例。给定一个系统模型 M（通常是状态转移系统）、一个时序逻辑属性 φ（如 LTL 公式）和一个界限 k，BMC 构造一个命题公式，当且仅当存在一条长度不超过 k 的路径违反 φ 时，该公式可满足。公式编码了从初始状态开始的所有可能路径，并检查属性是否在每一步被违反。

数学方程式名称及方程表达：

设系统模型 M 的状态变量集合为 S，初始状态谓词为 I(S0​)，状态转移关系为 T(Si​,Si+1​)。

属性 φ 是线性时序逻辑（LTL）公式，如 G(p)（始终 p）。

对于界限 k，BMC 构造公式：

BMC(M,ϕ,k)=I(S0​)∧i=0⋀k−1​T(Si​,Si+1​)∧i=0⋁k​¬ϕ(Si​)

其中 ϕ(Si​)表示在状态 i 时属性 φ 的命题化。

如果此公式可满足，则 SAT 求解器返回一个反例路径（状态序列 S0​,S1​,...,Sk​），否则在深度 k 内未找到反例。

数学方程式的参数列表与逐步推理过程：

• 参数：

  Si​：在时间步 i 的状态变量集合。

  I(S0​)：初始状态条件（布尔公式）。

  T(Si​,Si+1​)：状态转移关系（布尔公式）。

  ϕ(Si​)：属性 φ 在状态 i 的命题化。

  k：界限（展开步数）。

• 推理过程：

  1. 将系统模型转换为状态转移系统，用布尔公式表示 I和 T。

  2. 将时序逻辑属性 φ 转换为自动机或直接在每一步展开。例如，对于安全性属性 G(p)，¬ϕ(Si​)=¬p(Si​)。

  3. 选择界限 k（通常从 1 开始递增）。

  4. 展开系统 k 步，构造公式 I(S0​)∧T(S0​,S1​)∧...∧T(Sk−1​,Sk​)。

  5. 加入属性否定：¬p(S0​)∨¬p(S1​)∨...∨¬p(Sk​)。

  6. 将整个公式转换为 CNF 并提交给 SAT 求解器。

  7. 如果 SAT，则从赋值中提取反例路径。

  8. 如果 UNSAT，则增加 k 并重复，直到资源耗尽或达到某个上界。

软件依赖：模型检查工具（如Cadence JasperGold, Synopsys VC Formal）；SAT求解器。

硬件依赖：无特殊硬件依赖，但SAT求解需要大量CPU和内存。

应用场景：硬件设计的属性验证，查找深度内的错误。

时间复杂度：最坏情况是指数级，但实际中对于中等深度和设计规模通常可行。

空间复杂度：公式规模随 k 线性增长，但转换后的 CNF 可能很大。

编号：906​

类型：逻辑综合，电路优化

领域：布尔逻辑的面积与时序优化

数学领域：布尔代数，图论，多目标优化

数学分析：在逻辑综合中，给定一个布尔网络（网表），目标是在满足时序约束下最小化面积（如门数量、晶体管数量）。这涉及对布尔函数进行代数或布尔除法，提取公共因子，并利用技术库中的标准单元进行映射。优化过程可以建模为在有向无环图（DAG）上进行的多目标优化，其中节点代表逻辑门，边代表信号连接。每个节点有面积和延迟代价，优化目标是选择节点的布尔表达式和映射单元，使得从输入到输出的关键路径延迟满足约束，且总面积最小。

数学方程式名称及方程表达：

设布尔网络为有向无环图 G=(V,E)，其中每个节点 v∈V代表一个逻辑函数，其布尔表达式为 fv​。

每个节点可选多个实现（来自标准单元库），实现 i的面积为 av,i​，输入到输出的延迟为 dv,i​。

设节点 v选择的实现为 xv,i​∈{0,1}，且 ∑i​xv,i​=1。

节点 v的到达时间 tv​满足：

tv​=u∈fanin(v)max​(tu​+i∑​dv,i​⋅xv,i​)

时序约束：对于每个输出节点 o，to​≤Tspec​。

目标：最小化总面积 ∑v,i​av,i​⋅xv,i​。

这是一个混合整数线性规划问题，但由于规模大，通常用启发式算法，如动态规划结合剪枝。

数学方程式的参数列表与逐步推理过程：

• 参数：

  G=(V,E)：布尔网络的DAG表示。

  av,i​：节点 v选择实现 i的面积代价。

  dv,i​：节点 v选择实现 i的延迟。

  tv​：信号到达节点 v的时间。

  Tspec​：规定的最大延迟（时钟周期）。

• 推理过程：

  1. 对布尔网络进行技术无关的优化（如因式分解、提取公共子表达式），得到优化的布尔表达式。

  2. 技术映射：将优化后的布尔网络映射到标准单元库。对每个节点，库中可能有多个单元可实现相同功能但面积和延迟不同。

  3. 从输入到输出进行动态规划：对每个节点，计算所有可能的到达时间下的最小面积（Pareto前沿）。

  4. 在满足输出时序约束下，选择面积最小的实现方案。

  5. 可能进行迭代优化，如时序驱动的重映射、调整单元尺寸等。

软件依赖：逻辑综合工具（如Design Compiler, Yosys）。

硬件依赖：标准单元库的时序、面积、功耗特征。

应用场景：RTL综合为门级网表，进行面积和时序优化。

时间复杂度：动态规划复杂度为 O(∣V∣⋅K2)，其中 K是每个节点的Pareto点数，通常可控。

空间复杂度：存储每个节点的Pareto前沿，与节点数成线性。

---

编号：907​

类型：测试，自动测试模式生成（ATPG）

领域：组合电路ATPG的布尔可满足性（SAT）方法

数学领域：布尔可满足性，电路SAT

数学分析：ATPG的目标是生成测试向量，使得电路中的故障（如固定型故障）在输出可观测。传统ATPG使用D算法等结构方法，而基于SAT的方法将故障检测条件编码为SAT问题。对于固定型故障（如信号线 s-a-0），将无故障电路和有故障电路的副本合并，并添加约束使故障激活且在输出产生差异。SAT求解器返回可满足的赋值即测试向量。

数学方程式名称及方程表达：

设无故障电路的布尔函数为 Cg​(x,z)，其中 x是输入，z是内部变量，输出为 yg​。

有故障电路的布尔函数为 Cf​(x,z′)，输出为 yf​。

对于故障“线 w 固定为 0”，故障激活条件为 w=1。

故障传播条件：存在一条从故障点到输出的路径，使得故障效应可传播。

ATPG的SAT公式构造：

1. 电路约束：对无故障电路，编码其逻辑关系，例如每个门用CNF表示。

2. 故障电路约束：类似编码，但将故障线强制为固定值（如 w=0）。

3. 故障激活：添加子句 (w=1)。

4. 输出差异：添加子句 (yg​=yf​)，即 yg​⊕yf​=1。

   整个CNF公式为：

Φ=Cg​∧Cf​∧(w=1)∧(yg​=yf​)

若 Φ可满足，则SAT求解器返回的输入赋值 x即为测试向量。

数学方程式的参数列表与逐步推理过程：

• 参数：

  Cg​：无故障电路的CNF表示。

  Cf​：有故障电路的CNF表示（含故障注入）。

  w：故障线变量。

  yg​,yf​：无故障和有故障电路的输出变量。

• 推理过程：

  1. 选择目标故障（如线 w s-a-0）。

  2. 构造电路的两个副本：无故障和有故障。

  3. 将两个电路转换为CNF，注意共享相同的输入变量。

  4. 添加故障激活子句：对于 s-a-0，添加子句 (w)（即 w 必须为1）。

  5. 添加输出差异子句：选择至少一个输出，要求其值不同。

  6. 调用SAT求解器求解CNF公式。

  7. 若可满足，从解中提取输入值作为测试向量；若不可满足，则故障不可测。

软件依赖：ATPG工具（如TetraMAX）；SAT求解器。

硬件依赖：无特殊硬件依赖。

应用场景：组合电路测试向量生成。

时间复杂度：最坏情况是指数级，但现代SAT求解器可处理大规模电路。

空间复杂度：CNF公式规模约为电路规模的线性倍。

---

编号：908​

类型：物理设计，时钟树综合（CTS）

领域：时钟偏差优化与时钟树缓冲器插入

数学领域：图论，树形结构，线性规划

数学分析：时钟树综合的目标是构建一个树形网络，将时钟信号从源点分配到所有触发器时钟端，并最小化时钟偏差（任意两个触发器时钟到达时间的最大差值）和插入延迟，同时满足转换时间约束。这通常通过构造一个平衡的树（如H树、MMM算法）并插入缓冲器来实现。数学上可建模为：给定 sink 点（触发器时钟引脚）的位置，构造一棵 Steiner 树，并在树的节点插入缓冲器，以控制延迟和偏差。

数学方程式名称及方程表达：

设时钟源点为 s0​，sink 点集合为 S={s1​,s2​,...,sn​}，每个 sink 点有位置坐标和负载电容。

时钟树是一棵有根树，根为源点，叶子为 sink 点。每条边有电阻 R和电容 C（单位长度）。

缓冲器模型：插入缓冲器可隔离负载，但引入固有延迟。

变量：树的拓扑结构、边长度、缓冲器插入位置。

目标：最小化时钟偏差 maxi,j​∣ti​−tj​∣，其中 ti​是时钟信号到达 sink i的时间。

约束：

• 每个 sink 的转换时间（slew）不超过上限。

• 插入延迟（从源到最远 sink 的时间）不超过上限。

• 缓冲器数量（面积、功耗）限制。

到达时间计算：从源点开始，根据线延迟模型（如 Elmore 延迟）和缓冲器延迟，递归计算。

Elmore 延迟：对于 RC 树，节点 i 的延迟 ti​=∑e∈path(s0​,i)​Re​(Ce,down​/2+Ce,off​)，其中 Ce,down​是边 e 的下游电容，Ce,off​是边 e 的离路电容。

缓冲器插入后，延迟重置。

数学方程式的参数列表与逐步推理过程：

• 参数：

  s0​：时钟源。

  S：sink 点集合。

  ti​：sink i 的时钟到达时间。

  R,C：单位长度电阻电容。

  缓冲器参数：输入电容、输出电阻、固有延迟。

• 推理过程：

  1. 构建初始时钟树：常用方法如几何匹配（构建 Steiner 树）或递归二分法（MMM）。

  2. 计算初始延迟和偏差（使用 Elmore 延迟模型）。

  3. 缓冲器插入：自顶向下或自底向上，在树的节点插入缓冲器以控制负载和转换时间。

  4. 时钟偏差优化：通过调整分支的导线宽度、缓冲器尺寸或插入延迟元件（如缓冲器、反相器链）来平衡延迟。

  5. 迭代优化：评估偏差和插入延迟，若不满足约束，调整树结构或缓冲器位置。

  6. 最终得到满足偏差和延迟约束的时钟树。

软件依赖：时钟树综合工具（如Innovus, ICC）。

硬件依赖：标准单元库中的缓冲器、反相器单元。

应用场景：数字集成电路的时钟树生成。

时间复杂度：构建 Steiner 树是 NP-hard，但启发式算法复杂度约为 O(nlogn)，n 为 sink 点数。

空间复杂度：存储树结构和 RC 参数，线性于节点数。

---

编号：909​

类型：模拟设计，相位锁定环（PLL）建模

领域：PLL 的线性相位模型与稳定性分析

数学领域：控制理论，拉普拉斯变换，频域分析

数学分析：PLL 用于生成与参考时钟同步的时钟信号。二阶 PLL 的线性相位模型可用传递函数描述，用于分析稳定性、带宽和抖动性能。PLL 由相位检测器（PD）、环路滤波器（LF）、压控振荡器（VCO）和分频器组成。将相位作为变量，推导开环和闭环传递函数，分析环路带宽和相位裕度。

数学方程式名称及方程表达：

设输入相位为 θi​(s)，输出相位为 θo​(s)。

相位检测器增益：Kd​（V/rad）。

环路滤波器传递函数：F(s)，对于无源二阶滤波器，F(s)=sτ1​1+sτ2​​，其中 τ1​=R1​C，τ2​=R2​C。

VCO 增益：Ko​（rad/s/V）。

分频比：N。

开环传递函数：

G(s)=sNKd​F(s)Ko​​

闭环传递函数：

H(s)=θi​(s)θo​(s)​=1+G(s)NG(s)​=sN+Kd​Ko​F(s)NKd​Ko​F(s)​

对于二阶 PLL，代入 F(s)得：

H(s)=Ns2+2ζωn​s+ωn2​2ζωn​s+ωn2​​

其中，自然频率 ωn​=τ1​NKd​Ko​​​，阻尼系数 ζ=2τ2​​τ1​NKd​Ko​​​。

稳定性由相位裕度决定，需在开环传递函数 G(s)的穿越频率处相位裕度大于 45°~60°。

数学方程式的参数列表与逐步推理过程：

• 参数：

  Kd​：相位检测器增益。

  Ko​：VCO 增益。

  N：分频比。

  τ1​,τ2​：环路滤波器时间常数。

  ωn​：自然频率。

  ζ：阻尼系数。

• 推理过程：

  1. 推导各模块的线性模型：PD 输出电压与相位误差成正比；VCO 输出频率与输入电压成正比，相位为频率积分；环路滤波器为线性系统。

  2. 建立相位域的方框图，写出开环传递函数 G(s)。

  3. 计算闭环传递函数 H(s)，分析其极点位置，确保系统稳定。

  4. 根据设计指标（如锁定时间、带宽、抖动衰减）确定 ωn​和 ζ，进而计算环路滤波器参数。

  5. 在频域绘制波特图，检查相位裕度和增益裕度。

  6. 可能需要进行瞬态仿真验证。

软件依赖：电路仿真器（SPICE）；数学工具（MATLAB）用于频域分析。

硬件依赖：PLL 电路模块（PD, VCO, 分频器）的晶体管级实现。

应用场景：PLL 设计中的环路滤波器和稳定性设计。

时间复杂度：线性模型分析为解析计算，快速；瞬态仿真需时较长。

空间复杂度：存储传递函数系数，常数级。

---

编号：910​

类型：制造，设计规则检查（DRC）

领域：几何设计规则的高效检查算法

数学领域：计算几何，区间树，扫描线算法

数学分析：DRC 确保版图几何图形满足制造工艺的设计规则，如最小宽度、最小间距、最小包围等。这些规则可转化为几何图形的布尔运算和距离计算。对于大规模版图（数十亿个多边形），需要高效算法。常用扫描线算法：将版图多边形投影到一维，利用区间树或线段树快速查询相邻图形，计算间距。

数学方程式名称及方程表达：

设计规则通常表示为：

• 最小宽度：图形自身的宽度必须 ≥ W。

• 最小间距：不同图形之间的间距必须 ≥ S。

• 最小包围：一个图形被另一个图形包围时，重叠部分必须 ≥ E。

  几何运算：

  设多边形集合为 P={p1​,p2​,...,pn​}。

  间距检查：对于每个多边形 pi​，需要找到所有与其距离小于 S 的其他多边形 pj​。

  距离定义：通常采用曼哈顿距离或欧氏距离。

  扫描线算法：

  1. 将多边形边投影到 x 轴，按 y 方向扫描。

  2. 维护一个活动边列表（AEL），记录当前扫描线相交的边。

  3. 对于每个活动边，计算与相邻边的水平距离。

  4. 垂直距离通过比较不同多边形的边在 y 方向的重叠区间来计算。

     数学上，检查间距可转化为：对于两个多边形 pi​和 pj​，计算它们之间的最小距离：

d(pi​,pj​)=u∈pi​,v∈pj​min​∣∣u−v∣∣

若 d(pi​,pj​)<S，则报告违规。

数学方程式的参数列表与逐步推理过程：

• 参数：

  P：版图多边形集合。

  W,S,E：设计规则参数（最小宽度、间距、包围）。

• 推理过程：

  1. 数据准备：将版图多边形分解为矩形或梯形，便于处理。

  2. 扫描线算法：

     a. 将所有多边形的水平边按 y 坐标排序。

     b. 从最小 y 开始，用一条水平扫描线从上到下扫描。

     c. 当扫描线遇到一个多边形的上边时，将该多边形加入活动多边形集。

     d. 对活动多边形集中的每个多边形，计算与相邻多边形在水平方向的距离（通过比较 x 区间）。

     e. 当扫描线遇到下边时，将多边形移出活动集。

  3. 对于最小宽度检查，可对每个多边形进行膨胀-收缩操作：将多边形向内收缩 W/2，再向外膨胀 W/2，检查是否与原始图形一致，若不一致则宽度不足。

  4. 对于最小包围检查，可进行布尔与操作，检查重叠区域宽度。

  5. 输出所有违规的位置和规则类型。

软件依赖：DRC 工具（如Calibre, IC Validator）。

硬件依赖：无特殊硬件依赖，但需要大内存处理大规模版图。

应用场景：版图验证，确保制造可行性。

时间复杂度：扫描线算法复杂度约为 O((n+k)logn)，其中 n 为边数，k 为交互数。

空间复杂度：存储多边形数据和活动集，线性于 n。

以上补充了五个与电路网表密切相关的数学分析，涵盖逻辑综合、测试、时钟树综合、模拟电路建模和制造检查。这些分析是电子设计自动化中的核心算法基础。

编号：911​

类型：验证，模型检查

领域：符号模型检查（Symbolic Model Checking）与二叉决策图（BDD）

数学领域：布尔函数，不动点计算，图论

数学分析：符号模型检查使用布尔函数符号化地表示状态集合和状态转移关系，从而验证时序逻辑属性（如CTL）。其核心是使用二叉决策图（BDD）高效地表示和操作大型布尔函数。通过计算状态集合的不动点，可以验证“始终可达”、“最终发生”等属性。数学上，将系统状态编码为布尔变量向量，状态转移关系表示为布尔函数，属性验证转化为BDD上的不动点计算。

数学方程式名称及方程表达：

设系统状态由布尔变量向量 s=(s1​,s2​,...,sn​)表示。

状态集合 S可由其特征函数 fS​(s)（当 s∈S时为真）表示。

状态转移关系 T(s,s′)是一个布尔函数，当且仅当系统可以从状态 s转移到 s′时为真。

CTL公式的验证通过计算不动点实现，例如：

• EXϕ（存在下一个状态满足φ）：fEXϕ​(s)=∃s′[T(s,s′)∧fϕ​(s′)]

• EGϕ（存在一条路径始终满足φ）：这是最大不动点 νZ.ϕ∧EXZ，可通过迭代计算 Z0​=fϕ​,Zi+1​=fϕ​∧∃s′[T(s,s′)∧Zi​(s′)]直到收敛得到。

• AFϕ（所有路径最终满足φ）：这是最小不动点 μZ.ϕ∨(AXZ)，可通过迭代计算 Z0​=fϕ​,Zi+1​=fϕ​∨∀s′[T(s,s′)→Zi​(s′)]直到收敛得到。

  所有量词消除和布尔运算都在BDD上进行。

数学方程式的参数列表与逐步推理过程：

• 参数：

  s,s′：当前状态和下一状态的布尔变量向量。

  fS​：状态集合 S的特征函数（BDD表示）。

  T(s,s′)：状态转移关系（BDD表示）。

  fϕ​：满足CTL子公式 ϕ的状态集合的特征函数。

• 推理过程：

  1. 建模：将电路网表（触发器、组合逻辑）转化为状态转移系统，并用BDD表示初始状态集合 I(s)和转移关系 T。

  2. 属性规约：将需要验证的CTL公式 Φ分解为子公式。

  3. 递归计算：从最简单的原子命题开始，自底向上计算每个子公式对应的状态集合特征函数。对于时序算子（如EX, EG, AF），使用上述的不动点算法在BDD上进行迭代计算。

  4. 验证：检查初始状态集合是否包含在满足顶层公式的状态集合中，即验证 I(s)→fΦ​(s)是否为永真式。若否，则返回反例路径。

软件依赖：符号模型检查工具（如Cadence SMV, NuSMV）；BDD包（如CUDD）。

硬件依赖：无特殊硬件依赖，但BDD操作需要大量内存。

应用场景：硬件控制逻辑、协议的状态可达性、安全性（如死锁避免）和活性验证。

时间复杂度：最坏情况下BDD大小呈指数级，但对于许多实际电路，BDD表示是高效的。不动点计算的复杂度与迭代次数和BDD操作复杂度相关。

空间复杂度：存储BDD，其大小高度依赖于变量序，最坏情况为 O(2n)，但通常可管理。

---

编号：912​

类型：模拟设计，电路优化

领域：模拟电路网表的梯度优化与伴随灵敏度分析

数学领域：非线性规划，灵敏度分析，梯度下降

数学分析：模拟电路（如放大器、滤波器）的性能优化需要调整晶体管尺寸、偏置等参数。目标函数（如增益、带宽）和约束函数（如功耗、面积）是设计参数的复杂非线性函数，且通常没有解析表达式，需要通过电路仿真（如SPICE）评估。为了高效优化，需要使用梯度信息。伴随灵敏度分析是一种高效计算梯度的方法，它通过一次正向仿真和一次伴随仿真，计算出所有设计参数对目标函数的梯度。

数学方程式名称及方程表达：

设设计参数向量为 p​，电路方程（如改进节点法）可写为：

F(x,p​)=0，其中 x是电路状态变量（节点电压、支路电流）。

性能指标 ϕ(x,p​)（如增益）。目标是优化 ϕ。

直接计算梯度 dϕ/dp​成本高。伴随法引入伴随变量向量 λ，通过求解伴随方程：

[∂x∂F​]Tλ=−[∂x∂ϕ​]T

然后，梯度可由下式计算：

dp​dϕ​=∂p​∂ϕ​+λT∂p​∂F​

这样，无论参数数量多少，只需一次正向仿真（求解 F=0得到 x）和一次伴随仿真（求解上述线性方程组得到 λ），即可获得所有参数的梯度。

数学方程式的参数列表与逐步推理过程：

• 参数：

  p​：设计参数（如晶体管宽长比）。

  x：电路状态变量。

  F(x,p​)=0：电路方程。

  ϕ：目标性能函数。

  λ：伴随变量向量。

• 推理过程：

  1. 正向分析：在给定参数 p​下，求解非线性电路方程 F(x,p​)=0，得到工作点 x。

  2. 计算目标函数值 ϕ(x,p​)及其对状态变量的偏导数 ∂ϕ/∂x。

  3. 构造雅可比矩阵 ∂F/∂x（在正向分析中已部分计算）。

  4. 求解伴随方程（线性方程组）得到 λ。

  5. 计算目标函数对参数的梯度 dϕ/dp​。

  6. 使用梯度信息（如梯度下降、拟牛顿法）更新参数 p​，以优化 ϕ。

  7. 重复步骤1-6，直到收敛。

软件依赖：支持伴随灵敏度分析的电路仿真器（如Spectre, HSPICE）；优化算法库。

硬件依赖：无特殊硬件依赖。

应用场景：模拟集成电路的自动尺寸优化，以满足增益、带宽、相位裕度等性能指标。

时间复杂度：一次梯度计算约等于两次电路仿真（正向+伴随）的时间，远优于有限差分法（需n+1次仿真，n为参数个数）。

空间复杂度：存储雅可比矩阵和伴随变量，与电路规模成线性关系。

---

编号：913​

类型：物理设计，3D IC

领域：3D集成电路中基于网表的分层划分

数学领域：超图划分，多目标优化

数学分析：在3D IC设计中，将电路网表划分到多个晶圆层（die）是关键步骤。划分的目标是：最小化层间连接（即TSV数量）以减少延迟和面积开销，平衡各层的面积和功耗，并满足时序约束。电路网表通常表示为超图 H=(V,E)，其中顶点 V代表标准单元或模块，超边 E代表线网（连接多个顶点）。划分问题是将顶点集合 V划分为 K个不相交的子集 V1​,V2​,...,VK​，在满足各子集面积和功耗约束的前提下，最小化切割超边数（即TSV数量）。

数学方程式名称及方程表达：

设超图 H=(V,E)，每个顶点 v有面积 a(v)和功耗 p(v)。

目标是最小化切割大小：

CutSize=e∈E∑​w(e)⋅(λ(e)−1)

其中，w(e)是超边 e的权重，λ(e)是超边 e所跨越的分区数。对于2-划分，切割大小即为被切割的线网数。

约束条件：对于每个分区 i（对应一个die），

面积约束：∑v∈Vi​​a(v)≤Amax​

功耗约束：∑v∈Vi​​p(v)≤Pmax​

这是一个多目标、带约束的超图划分问题，通常使用启发式算法（如多级划分）。

数学方程式的参数列表与逐步推理过程：

• 参数：

  V：顶点集合（电路模块）。

  E：超边集合（线网）。

  a(v),p(v)：顶点 v的面积和功耗。

  w(e)：超边 e的权重（如时序关键度）。

  K：分区数（die层数）。

  Amax​,Pmax​：每个分区的面积和功耗上限。

• 推理过程：

  1. 网表预处理：将电路网表转化为超图表示，顶点权重为面积和功耗，超边权重可设为1或根据时序关键度设置。

  2. 多级划分：

     a. 粗化：递归地将超图顶点聚类，形成更小的超图，直到顶点数足够少。

     b. 初始划分：在最粗的超图上，使用随机或启发式方法进行K-划分。

     c. 解粗化和优化：将划分结果投影回更细的超图，并在每一级使用迭代优化算法（如Fiduccia-Mattheyses算法）移动顶点，以减少切割大小并满足约束。

  3. 时序考量：在优化过程中，可以将时序关键线网的切割代价提高，以优先保证其不被切割或减少其跨越的层数。

  4. 输出划分结果，每个分区对应一个die的网表，层间连接点标记为TSV位置。

软件依赖：3D IC划分工具；超图划分工具（如hMETIS）。

硬件依赖：3D堆叠工艺的TSV密度和面积约束。

应用场景：3D集成电路的早期设计阶段，决定模块在各die上的分布。

时间复杂度：多级划分启发式算法的复杂度约为 O(∣V∣log∣V∣+∣E∣)。

空间复杂度：存储超图结构，约为 O(∣V∣+∣E∣)。

---

编号：914​

类型：低功耗设计，电源门控

领域：电源门控开关网络的电阻与电流分布优化

数学领域：电路网络分析，线性方程组，凸优化

数学分析：在电源门控设计中，电源开关（如Header晶体管）被插入到电源网络和地线网络中，以在待机时切断电源。开关网络会引入额外的电阻，导致工作模式下产生IR压降。优化目标是确定开关的尺寸（宽度W）和位置，使得在满足最大IR压降约束和唤醒时间约束下，开关的总面积（与总宽度成正比）最小。这可以建模为对电源网络进行直流分析，并将开关视为可调电阻。

数学方程式名称及方程表达：

将电源网络建模为节点导纳矩阵 Y，其中节点包括电源端口、开关节点、标准单元电源引脚。

每个电源开关建模为一个电阻 Rsw​=R0​/W，其中 R0​是单位宽度的开关电阻，W是开关宽度。

设节点电压向量为 V，电流注入向量为 I（标准单元的电流吸收为负）。

电路方程：Y(W)V=I，其中导纳矩阵 Y依赖于开关宽度向量 W。

IR压降约束：对于每个标准单元节点 i，Vdd​−Vi​≤ΔVmax​。

唤醒时间约束：对于每个电源域，其等效RC常数 τ≈Req​Cload​≤τmax​，其中 Req​是开关网络的等效电阻，Cload​是负载电容。

目标函数：最小化总开关面积 ∑Wi​。

这是一个带有非线性约束（因为 Y依赖于 W）的优化问题，通常可线性化或使用凸优化求解。

数学方程式的参数列表与逐步推理过程：

• 参数：

  Y：电源网络的节点导纳矩阵。

  V：节点电压向量。

  I：节点电流注入向量。

  W：开关宽度向量。

  R0​：开关单位宽度电阻。

  ΔVmax​：最大允许IR压降。

  τmax​：最大允许唤醒时间常数。

• 推理过程：

  1. 提取电源网络模型：包括电源网格的电阻、电源开关的可能插入点、标准单元电流源模型。

  2. 建立优化问题：以开关宽度为变量，目标是最小化总宽度，约束为IR压降和唤醒时间。

  3. 由于问题规模大且非线性，常采用迭代方法：

     a. 初始假设所有开关宽度相同。

     b. 进行直流分析，求解 YV=I，得到各节点电压。

     c. 检查IR压降约束，对违反约束的节点，增加其上游路径上开关的宽度（减小电阻）。

     d. 检查唤醒时间约束，若某个域的等效RC常数过大，则增加该域开关的总宽度。

     e. 更新开关宽度后，重复步骤b-d，直到所有约束满足且总宽度收敛。

  4. 输出最终的开关尺寸和位置。

软件依赖：电源完整性分析工具（如RedHawk, Voltus）；优化求解器。

硬件依赖：电源开关单元库（提供 R0​和单位宽度电容）。

应用场景：低功耗SoC中电源门控网络的设计与优化。

时间复杂度：每次直流分析需要求解稀疏线性方程组，复杂度约为 O(n1.5)，n为节点数。迭代次数取决于设计。

空间复杂度：存储导纳矩阵，约为 O(n)（稀疏存储）。

---

编号：915​

类型：测试，内建自测试（BIST）

领域：伪随机测试模式生成（PRPG）的数学特性分析

数学领域：线性反馈移位寄存器（LFSR），有限域理论

数学分析：在BIST中，常用线性反馈移位寄存器（LFSR）作为伪随机测试模式生成器。LFSR产生的序列是周期性的，其统计特性（如0/1分布、跳变概率）和代数结构（如多项式本原性）决定了测试模式的故障覆盖率和测试时间。分析LFSR的数学特性，以确保其生成的序列具有长周期、高随机性和良好的测试效率。

数学方程式名称及方程表达：

一个n位LFSR由其反馈多项式（特征多项式）决定：

f(x)=xn+cn−1​xn−1+...+c1​x+1，其中 ci​∈{0,1}表示反馈抽头。

LFSR的状态更新可表示为：st+1​=M⋅st​，其中 st​是t时刻的状态向量（n位），M是状态转移矩阵（由反馈多项式决定）。

LFSR序列的周期：如果 f(x)是本原多项式，则LFSR序列周期为 2n−1，且序列具有最大长度，并具有良好的伪随机性。

序列的统计特性：在最大长度序列中，0和1的个数分别为 2n−1−1和 2n−1，近似均衡。连续k位的模式分布也接近均匀。

测试覆盖率估计：对于一个有m个输入的电路，LFSR生成的测试模式可以视为从 2m个可能模式中均匀采样。故障覆盖率可以通过LFSR序列长度（测试周期数）和电路的随机模式测试特征（随机模式可测性）来估计。

数学方程式的参数列表与逐步推理过程：

• 参数：

  n：LFSR的位数。

  f(x)：LFSR的反馈多项式（系数为0或1）。

  st​：LFSR在时刻t的状态（n位向量）。

  M：n×n的状态转移矩阵（在GF(2)上）。

• 推理过程：

  1. 根据所需的测试模式长度和随机性要求，选择LFSR的位数 n和本原多项式 f(x)。

  2. 初始化LFSR种子（非全零状态）。

  3. 状态更新：每个时钟周期，根据 st+1​=M⋅st​生成新状态。通常只取LFSR的若干位（或全部）作为测试模式施加给电路。

  4. 分析序列特性：

     • 周期：检查是否为 2n−1。

     • 随机性：通过统计测试（如频数测试、游程测试）验证。

  5. 故障覆盖率估计：通过故障模拟，评估使用该LFSR生成的固定长度序列所能达到的故障覆盖率。或者，使用概率方法估算：对于随机模式可测的故障，其检测概率为 p，则经过N个随机模式后未检测到的概率为 (1−p)N，可据此估计覆盖率。

  6. 优化：如果覆盖率不足，可以考虑使用加权LFSR、细胞自动机或添加测试点以提高随机模式可测性。

软件依赖：BIST设计工具；故障模拟器；数学软件用于分析LFSR特性。

硬件依赖：用于实现LFSR的寄存器资源。

应用场景：数字集成电路的内建自测试，生成测试模式。

时间复杂度：LFSR状态更新为 O(n)位操作，非常高效。故障模拟的时间取决于测试模式数量和电路规模。

空间复杂度：存储LFSR状态，O(n)位。

编号：921​

类型：模拟设计，统计仿真

领域：蒙特卡洛分析与工艺参数统计建模

数学领域：概率统计，蒙特卡洛方法，方差缩减技术

数学分析：集成电路制造中工艺参数（如晶体管阈值电压、沟道长度、氧化层厚度）存在随机波动，导致电路性能（如增益、带宽、延迟）呈现统计分布。蒙特卡洛分析通过多次随机抽样工艺参数并进行电路仿真，估计电路性能的统计特性（均值、方差、分布函数）。为减少仿真次数，常采用方差缩减技术（如重要性抽样、拉丁超立方抽样）。

数学方程式名称及方程表达：

设工艺参数向量 p=(p1​,p2​,...,pm​)服从多元分布 f(p)。

电路性能指标 y=g(p)是 p的函数（通过电路仿真得到）。

蒙特卡洛估计：

• 均值：μy​=E[y]=∫g(p)f(p)dp≈N1​∑i=1N​g(p(i))

• 方差：σy2​=E[(y−μy​)2]≈N−11​∑i=1N​(g(p(i))−μ^​y​)2

• 良率：Y=P(y∈spec)=∫I(g(p)∈spec)f(p)dp≈N1​∑i=1N​I(g(p(i))∈spec)

  其中 I(⋅)为指示函数，p(i)为第 i 次抽样。

数学方程式的参数列表与逐步推理过程：

• 参数：

  p：工艺参数向量，服从已知分布（如高斯分布，可能具有相关性）。

  g(⋅)：电路仿真器，输入参数向量，输出性能指标。

  N：蒙特卡洛抽样次数。

• 推理过程：

  1. 建立工艺参数统计模型：通过测试芯片测量或工艺设计套件（PDK）提供，确定每个参数的分布（通常为高斯分布）及相关性矩阵。

  2. 生成随机样本：从多元分布 f(p)中抽取 N 组独立样本 p(i)。可采用拉丁超立方抽样确保空间均匀性。

  3. 电路仿真：对每组样本 p(i)，运行电路仿真（如DC、AC、瞬态分析）得到性能指标 y(i)=g(p(i))。

  4. 统计分析：计算性能指标的样本均值、标准差、分布直方图，估计良率。

  5. 方差缩减（可选）：若良率很低（如<1%），采用重要性抽样，从偏置分布中抽样，然后修正权重。

软件依赖：电路仿真器（SPICE, Spectre）的蒙特卡洛分析功能；统计软件。

硬件依赖：无特殊硬件依赖，但大量仿真需要高性能计算。

应用场景：模拟电路、SRAM单元、环形振荡器的性能统计分析与良率预测。

时间复杂度：与仿真次数 N 和单次仿真时间成正比，通常 N 需要数千次。

空间复杂度：存储 N 组参数和性能结果，与 N 成正比。

---

编号：922​

类型：数字设计，时序分析

领域：统计静态时序分析（SSTA）的路径基方法

数学领域：概率论，极值理论，相关性传播

数学分析：在先进工艺节点，路径延迟是随机变量，传统最坏情况时序分析过于悲观。统计静态时序分析（SSTA）将门延迟和线延迟建模为随机变量，考虑工艺参数的空间相关性，计算路径延迟的分布，并估计电路时序良率。路径基方法枚举关键路径，计算每条路径的延迟分布，并考虑路径间的相关性，估计最坏路径延迟的分布。

数学方程式名称及方程表达：

设路径 π由 k 个元件（门和互连）组成，每个元件的延迟为随机变量 di​，路径延迟 Dπ​=∑i=1k​di​。

由于工艺参数具有空间相关性，di​间存在相关性。将 di​表示为工艺参数 p的线性函数：di​=di0​+aiT​(p−p0​)，其中 di0​为标称延迟，ai​为敏感度向量。

则路径延迟 Dπ​=dπ0​+aπT​(p−p0​)，其中 dπ0​=∑di0​，aπ​=∑ai​。

若 p服从多元高斯分布，则 Dπ​也服从高斯分布，均值为 dπ0​，方差为 aπT​Σaπ​，其中 Σ为 p的协方差矩阵。

电路的最坏路径延迟 Dmax​=maxπ​Dπ​，其分布难以解析求得，但可通过极值理论近似。

时序良率：P(Dmax​≤Tspec​)，其中 Tspec​为时钟周期。

数学方程式的参数列表与逐步推理过程：

• 参数：

  di​：元件延迟，建模为高斯随机变量。

  p：工艺参数向量，服从 N(p0​,Σ)。

  ai​：延迟对工艺参数的敏感度向量。

  Σ：工艺参数的协方差矩阵，反映空间相关性。

• 推理过程：

  1. 特征化：对每个标准单元和互连线，通过仿真提取延迟对工艺参数的敏感度 ai​。

  2. 建立时序图：将电路表示为有向图，节点为时序点，边权为延迟随机变量。

  3. 路径枚举：枚举所有可能的关键路径，或通过图算法（如Dijkstra变体）找到最可能违反时序的路径。

  4. 路径延迟分布计算：对每条路径，计算延迟的均值和方差，考虑元件间的相关性。

  5. 路径相关性计算：计算不同路径延迟的相关系数，基于共享元件的程度。

  6. 最坏延迟分布估计：考虑路径间的相关性，通过数值积分或近似公式计算 Dmax​的分布。常用Clark公式计算两个高斯变量最大值的分布，并递归应用于多条路径。

  7. 时序良率计算：P(Dmax​≤Tspec​)=Φ(σDmax​​Tspec​−μDmax​​​)，其中 Φ为标准高斯CDF。

软件依赖：统计时序分析工具（如PrimeTime VX, Tempus）。

硬件依赖：支持SSTA的库特征化。

应用场景：先进工艺节点（<16nm）的时序签核，更准确预测时序性能与良率。

时间复杂度：路径枚举可能指数增长，但通常只考虑最差路径；相关性传播的复杂度约为 O(n⋅m2)，其中 n 为节点数，m 为工艺参数个数。

空间复杂度：存储敏感度向量和协方差矩阵，与元件数和参数数成正比。

---

编号：923​

类型：物理设计，可制造性设计（DFM）

领域：光学邻近校正（OPC）的逆光刻技术（ILT）

数学领域：计算光刻，非线性优化，偏微分方程

数学分析：在亚波长光刻中，由于衍射效应，掩模版图形在硅片上的成像会严重失真。光学邻近校正（OPC）通过修改掩模图形来补偿失真。逆光刻技术（ILT）将OPC表述为非线性优化问题：给定目标图形（目标硅片图形），求解掩模图形，使得光刻成像最接近目标图形。成像过程由光刻模型描述，包括光学成像和光阻化学反应，常用Hopkins模型。

数学方程式名称及方程表达：

设掩模图形表示为二值函数 M(x,y)∈{0,1}（0表示不透光，1表示透光）。

光刻成像过程近似为线性系统：硅片上的光强分布为

I(x,y)=∣(h⊗M)(x,y)∣2，

其中 h是点扩散函数（PSF），⊗表示卷积。更精确的模型采用部分相干成像的Hopkins公式：

I(x,y)=∬TCC(f′,g′;f′′,g′′)M~(f′,g′)M~∗(f′′,g′′)ei2π[(f′−f′′)x+(g′−g′′)y]df′dg′df′′dg′′

其中 TCC是传输交叉系数，M~是掩模的傅里叶变换。

光阻模型：将光强映射为硅片图形，常用阈值模型：Z(x,y)=1如果 I(x,y)≥Ith​，否则 0。

ILT优化问题：

Mmin​∬∣Z(x,y)−D(x,y)∣2dxdy

其中 D(x,y)是目标图形。由于 M是二值的，该问题是组合优化，通常松弛为连续问题并使用梯度下降。

数学方程式的参数列表与逐步推理过程：

• 参数：

  M(x,y)：掩模透射函数（待优化）。

  h(x,y)或 TCC：光学系统的点扩散函数或传输交叉系数。

  Ith​：光阻阈值。

  D(x,y)：目标硅片图形。

• 推理过程：

  1. 建立光刻模型：根据光刻机参数（波长、数值孔径、相干因子）计算 h或 TCC。

  2. 初始化掩模 M（通常为目标图形）。

  3. 迭代优化：

     a. 前向成像：根据当前掩模 M计算光强 I和硅片图形 Z。

     b. 计算损失函数：比较 Z与目标图形 D的差异（如欧氏距离）。

     c. 反向传播：计算损失函数对掩模 M的梯度，利用成像模型的伴随算子。

     d. 更新掩模：使用梯度下降或更高级优化算法（如共轭梯度）更新 M，并投影到[0,1]区间。

  4. 二值化：优化结束后，将连续掩模二值化为0或1。

  5. 验证：将优化后的掩模代入光刻模型，检查成像质量。

软件依赖：计算光刻软件（如Synopsys Proteus, Mentor Calibre）。

硬件依赖：高性能计算集群（需要大量计算）。

应用场景：先进工艺节点（<7nm）的掩模合成，提高图形保真度。

时间复杂度：每次迭代需计算卷积或傅里叶变换，复杂度为 O(NlogN)，其中 N 为网格点数；迭代次数通常数百至数千次。

空间复杂度：存储掩模图形和光强分布，与网格点数成正比。

---

编号：924​

类型：低功耗设计，动态电压频率缩放（DVFS）

领域：基于工作负载预测的DVFS策略优化

数学领域：动态规划，马尔可夫决策过程，预测控制

数学分析：动态电压频率缩放（DVFS）通过动态调整处理器的电压和频率来节省功耗，但频率降低会增加任务执行时间。需要根据工作负载预测，决策每个时间段的电压频率设置，以最小化总能耗，同时满足性能约束（如截止时间）。这可以建模为马尔可夫决策过程（MDP）：系统状态包括当前工作负载、剩余任务量、当前电压频率设置，决策是选择下一个电压频率对，转移概率由工作负载预测模型给出，代价是能耗。

数学方程式名称及方程表达：

设离散时间步长 t=0,1,...,T。

状态 st​=(qt​,lt​,vt​)，其中 qt​为任务队列长度，lt​为预测的工作负载强度，vt​为当前电压频率设置。

决策 at​为下一个电压频率对，属于可行集合 A。

状态转移：qt+1​=max(0,qt​+λt​−μ(vt​))，其中 λt​为实际到达任务量（随机，与预测 lt​相关），μ(vt​)为服务率（与电压频率相关）。

预测模型：lt​的演化由马尔可夫链描述，转移概率 P(lt+1​∣lt​)。

能耗模型：每个时间步的能耗 Et​=P(vt​)⋅Δt，其中 P(v)=CV2f为动态功耗，V为电压，f为频率，两者耦合。

目标是最小化总期望能耗：minE[∑t=0T​Et​]，满足 qT+1​=0（所有任务完成）。

通过动态规划求解贝尔曼方程：

Vt​(st​)=minat​​{Et​(st​,at​)+E[Vt+1​(st+1​)∣st​,at​]}

数学方程式的参数列表与逐步推理过程：

• 参数：

  qt​：任务队列长度。

  lt​：预测的工作负载强度。

  vt​：电压频率设置。

  λt​：实际任务到达量（随机变量）。

  μ(v)：服务率函数。

  P(v)：功耗函数。

  T：时间范围。

• 推理过程：

  1. 工作负载建模：基于历史数据，建立工作负载预测模型（如马尔可夫链、时间序列预测）。

  2. 系统建模：建立队列模型，描述任务到达和服务过程。

  3. 定义状态、决策、转移概率和代价函数。

  4. 求解贝尔曼方程，得到最优策略 π∗(st​)，即给定状态下应选择的电压频率。

  5. 在线执行：在每个时间步，观测当前状态 st​，根据最优策略选择动作 at​=π∗(st​)，调整电压频率。

  6. 若预测模型不准确，可采用模型预测控制（MPC）：在每个时间步，基于当前状态和预测模型，求解有限时域优化问题，执行第一步决策，然后滚动优化。

软件依赖：操作系统或硬件管理单元的DVFS调度算法。

硬件依赖：支持动态调压调频的处理器（如ARM big.LITTLE）。

应用场景：移动设备、数据中心处理器的功耗管理。

时间复杂度：动态规划的状态空间可能很大，通常采用近似动态规划或启发式策略（如基于阈值的策略）。

空间复杂度：存储价值函数或策略表，与状态数成正比。

---

编号：925​

类型：测试，压缩

领域：测试数据压缩的编码与解码算法

数学领域：信息论，编码理论，组合数学

数学分析：为减少自动测试设备（ATE）存储和传输的测试数据量，测试向量常被压缩。压缩算法利用测试向量中的无关位（X位）和重复模式。常见方法有游程编码、Golomb编码、基于字典的编码等。编码效率用压缩率衡量：压缩后数据量/原始数据量。需平衡压缩率、解码硬件开销和测试时间。

数学方程式名称及方程表达：

设原始测试向量序列为 T=t1​t2​...tn​，其中 ti​∈{0,1,X}（X表示无关位）。

压缩算法将其编码为较短的码流 C。

解码器在芯片上实现，将 C恢复为原始测试向量序列（或直接应用于被测电路）。

游程编码：将连续的0或1游程长度编码。例如，Golomb编码：

给定参数 m，将游程长度 L 编码为两部分：商 q=⌊L/m⌋用一元码（q个1后跟0）表示，余数 r=Lmodm用二进制码表示（位数为 ⌈log2​m⌉）。

压缩率取决于游程长度的分布。

字典编码：将常见模式存储于字典，用短码字代替模式。

压缩率 = n∣C∣​，其中 |C| 为压缩后位数。

数学方程式的参数列表与逐步推理过程：

• 参数：

  T：原始测试向量序列，长度 n。

  m：Golomb编码参数。

  字典：模式集合及对应码字。

• 推理过程：

  1. 分析测试向量：统计游程长度分布、模式出现频率。

  2. 选择编码算法：

     • 若游程长度呈现几何分布，Golomb编码最优。

     • 若存在重复模式，字典编码更有效。

  3. 编码：将原始测试向量转换为码流。对于游程编码，扫描向量，记录0游程和1游程的长度，然后对长度编码。

  4. 解码器设计：硬件实现解码逻辑，如有限状态机，实时将码流转换为测试向量。

  5. 评估：计算压缩率，评估解码器面积开销。

软件依赖：测试压缩工具（如TetraMAX, TestKompress）。

硬件依赖：片上解码电路（额外面积开销）。

应用场景：数字集成电路的测试数据压缩，减少测试时间和ATE存储。

时间复杂度：编码复杂度为 O(n)，解码为流处理，每个周期输出若干位。

空间复杂度：存储压缩后的测试向量，压缩率通常为 2x-10x。

编号：931​

类型：物理设计，布线

领域：详细布线中的冲突化解与布线重排

数学领域：图着色，约束满足问题，回溯搜索

数学分析：在详细布线阶段，需将全局布线的线网分配到具体的布线轨道上，并满足设计规则（如最小间距）。当布线资源（轨道）不足时，会出现冲突（多个线网竞争同一轨道）。冲突化解可建模为图着色问题：将线网段视为节点，若两个线网段在空间上重叠（竞争同一轨道），则它们之间有一条边，要求为每个节点分配一种颜色（轨道），相邻节点颜色不同。由于轨道资源有限（颜色数固定），当冲突图色数大于可用轨道数时，需进行布线重排（Rip-up and Reroute），即拆除部分线网，重新布线以释放资源。

数学方程式名称及方程表达：

设冲突图 G=(V,E)，其中顶点 vi​∈V表示一个线网段，边 (vi​,vj​)∈E表示两个线网段在空间上重叠（即不能分配在同一轨道）。

可用轨道集合为 {1,2,...,K}，对应K种颜色。

目标是寻找着色函数 c:V→{1,...,K}，使得对所有边 (vi​,vj​)∈E，有 c(vi​)=c(vj​)。

若这样的着色存在，则冲突可解；否则，需选择一组顶点（线网）进行重布。

重布目标：选择最小顶点集合 R⊂V，使得从冲突图中移除 R后，剩余子图可K着色。这等价于寻找最小反馈顶点集，但通常用启发式算法。

数学方程式的参数列表与逐步推理过程：

• 参数：

  G=(V,E)：冲突图，顶点数为线网段数，边表示重叠冲突。

  K：可用轨道数（颜色数）。

  c(v)：顶点v的颜色（分配的轨道）。

• 推理过程：

  1. 从全局布线结果中，提取每个布线区域（如通道）中的线网段，建立冲突图。

  2. 对冲突图进行K-着色尝试。常用贪心算法：按顶点度降序排序，依次为每个顶点分配可用颜色中最小的颜色。若某个顶点无颜色可用，则着色失败。

  3. 若着色成功，则根据颜色分配轨道，完成详细布线。

  4. 若着色失败，则需进行重布：

     a. 识别导致冲突的顶点（如无法着色的顶点及其邻接顶点）。

     b. 从这些顶点中选择一部分，将其从冲突图中移除（即拆除对应线网），并加入重布队列。

     c. 对剩余子图重新着色。

     d. 对重布队列中的线网，尝试重新布线（如使用迷宫布线算法），寻找新的路径，避免与已固定线网冲突。

  5. 重复步骤2-4，直到所有线网成功分配轨道，或达到最大迭代次数。

软件依赖：详细布线工具（如TritonRoute, NanoRoute）。

硬件依赖：无特殊硬件依赖。

应用场景：数字集成电路的详细布线阶段，解决轨道分配冲突。

时间复杂度：图着色是NP-hard问题，但贪心算法复杂度为 O(∣V∣+∣E∣)。重布过程复杂度较高，与重布线网数量和布线区域大小相关。

空间复杂度：存储冲突图，O(∣V∣+∣E∣)。

---

编号：932​

类型：数字设计，高级综合（HLS）

领域：资源约束下的调度与绑定问题

数学领域：整数线性规划，图论，组合优化

数学分析：高级综合（HLS）将行为级描述转换为RTL设计，涉及调度和绑定两个关键步骤。调度确定每个操作执行的时钟周期，绑定将操作映射到功能单元（如加法器、乘法器），将变量映射到寄存器。在资源约束（如最多2个乘法器）下，调度和绑定需最小化总延迟（时钟周期数）或面积。这可以建模为整数线性规划问题：用二进制变量表示操作在何时、由哪个功能单元执行，变量存储在哪个寄存器，满足数据依赖性和资源约束。

数学方程式名称及方程表达：

设数据流图 G=(V,E)，顶点 v∈V表示操作（如加、乘），边 (u,v)∈E表示数据依赖。

操作集合按类型划分，每种类型有可用资源数量 Rt​。

调度：为每个操作 v分配一个开始时间 sv​∈{1,2,...,L}，其中 L是延迟约束（或目标最小延迟）。

绑定：为每个操作 v分配一个功能单元实例 fv​，为每个变量（边）分配一个寄存器。

目标：最小化 L或总资源成本。

整数线性规划模型：

二进制变量：xv,t​=1表示操作 v在时间 t开始执行。

yv,i​=1表示操作 v绑定到功能单元实例 i。

约束：

1. 每个操作必须被调度：∑t​xv,t​=1。

2. 数据依赖：若 (u,v)∈E，则 su​+du​≤sv​，其中 du​是操作 u的延迟（时钟周期数）。

3. 资源约束：对每种操作类型 t，每个时间步，正在执行的操作数不超过可用数量 Rt​。

4. 绑定冲突：若两个操作绑定到同一功能单元实例，则它们的执行时间不能重叠。

   目标函数：最小化 L或 ∑资源成本。

数学方程式的参数列表与逐步推理过程：

• 参数：

  G=(V,E)：数据流图。

  dv​：操作 v的延迟（通常为1个周期，但乘法等可能多周期）。

  Rt​：操作类型 t的可用资源数量。

  L：调度长度（时钟周期数）。

• 推理过程：

  1. 建立数据流图，确定操作类型和延迟。

  2. 确定资源约束（每种功能单元的数量）。

  3. 建立上述整数线性规划模型。

  4. 使用ILP求解器求解，得到每个操作的开始时间和绑定的功能单元。

  5. 根据绑定结果，生成寄存器传输级（RTL）描述，包括功能单元、寄存器和多路选择器。

     由于ILP规模可能很大，实际工具采用启发式算法，如列表调度、力导向调度、图着色绑定等。

软件依赖：高级综合工具（如Catapult, Stratus, Vivado HLS）。

硬件依赖：无特殊硬件依赖。

应用场景：从C/C++/SystemC行为描述生成RTL代码。

时间复杂度：ILP是NP-hard；启发式算法复杂度约为 O(∣V∣2)。

空间复杂度：存储数据流图和调度绑定信息，线性于图规模。

---

编号：933​

类型：验证，形式化验证

领域：性质检查（Property Checking）的定理证明

数学领域：定理证明，一阶逻辑，HOL（高阶逻辑）

数学分析：性质检查验证设计是否满足特定规范（用时序逻辑公式表示）。定理证明方法将设计和规范都形式化为逻辑公式，然后使用推理规则证明设计蕴含规范。适用于控制密集型设计，如处理器、协议。通常使用交互式定理证明器（如ACL2、Coq、HOL）或决策过程（如SMT求解器）。数学基础是一阶逻辑或高阶逻辑，通过归纳、重写等策略进行证明。

数学方程式名称及方程表达：

设设计表示为状态转移系统 M=(S,I,T)，其中 S是状态集合，I⊆S是初始状态集合，T⊆S×S是转移关系。

规范表示为时序逻辑公式 ϕ，如LTL或CTL。

验证目标：证明 M⊨ϕ，即所有从 I出发的路径满足 ϕ。

定理证明将 M和 ϕ编码为逻辑公式。例如，对安全性质 G(p)，需证明：

∀s0​,s1​,...,sn​:I(s0​)∧⋀i=0n−1​T(si​,si+1​)⇒⋀i=0n​p(si​)

通过数学归纳法证明：基础步骤证明初始状态满足 p，归纳步骤证明若状态 s满足 p且 T(s,s′)，则 s′满足 p。

数学方程式的参数列表与逐步推理过程：

• 参数：

  M=(S,I,T)：状态转移系统。

  ϕ：时序逻辑公式。

• 推理过程：

  1. 形式化建模：将设计（如RTL描述）翻译为一组逻辑公式，描述状态变量、初始条件和状态转移。

  2. 形式化规约：将待验证的性质用逻辑公式表示。

  3. 应用推理规则：使用定理证明器的推理规则（如化简、重写、归纳）来证明性质。

  4. 交互指导：定理证明通常需要人工提供引理、归纳假设或策略指导。

  5. 证明完成：定理证明器输出证明脚本，确认性质成立。

软件依赖：定理证明器（如ACL2, Coq, HOL）。

硬件依赖：无特殊硬件依赖。

应用场景：处理器、加密算法、安全关键协议的功能正确性证明。

时间复杂度：定理证明的时间取决于性质和设计的复杂度，可能需要大量人工交互。

空间复杂度：存储逻辑公式和证明状态，与设计规模相关。

---

编号：934​

类型：模拟设计，滤波器设计

领域：开关电容滤波器的z域分析与双线性变换

数学领域：信号与系统，z变换，双线性变换

数学分析：开关电容滤波器通过开关和电容实现离散时间滤波，其行为可用z域传递函数描述。设计通常从连续时间滤波器（如Butterworth、Chebyshev）的s域传递函数出发，通过双线性变换映射到z域，得到开关电容滤波器的传递函数，再确定电容比例。双线性变换可保持稳定性，但会引入频率畸变，需进行预畸变校正。

数学方程式名称及方程表达：

连续时间滤波器的s域传递函数：H(s)=X(s)Y(s)​。

双线性变换：将s域映射到z域，公式为：

s=T2​1+z−11−z−1​

其中 T是开关周期（采样周期）。

则离散时间传递函数为：

H(z)=H(s)​s=T2​1+z−11−z−1​​

由于双线性变换将s域的虚轴 jΩ映射到z域的单位圆 ejω，映射关系为：

Ω=T2​tan(2ω​)

因此，连续时间滤波器的截止频率 Ωc​对应于离散时间频率 ωc​=2arctan(2Ωc​T​)。为得到离散截止频率 ωc​，需对连续滤波器进行预畸变：设计连续滤波器时，将截止频率设置为 Ωc​=T2​tan(2ωc​​)。

数学方程式的参数列表与逐步推理过程：

• 参数：

  H(s)：连续时间滤波器传递函数。

  T：开关周期（采样周期）。

  Ωc​：连续时间截止频率（rad/s）。

  ωc​：离散时间截止频率（rad）。

• 推理过程：

  1. 根据滤波器性能要求（通带、阻带、纹波），设计连续时间滤波器传递函数 H(s)。

  2. 确定开关频率 fs​=1/T，从而得到 T。

  3. 预畸变：将离散截止频率 ωc​转换为连续截止频率 Ωc​=T2​tan(ωc​/2)。

  4. 将连续滤波器传递函数 H(s)中的截止频率替换为 Ωc​。

  5. 应用双线性变换：将 s=T2​1+z−11−z−1​代入 H(s)，得到 H(z)。

  6. 将 H(z)转化为开关电容电路结构（如级联积分器、跳耦结构），并计算电容比例。

软件依赖：滤波器设计工具（如MATLAB Signal Processing Toolbox）。

硬件依赖：开关电容电路实现。

应用场景：音频处理、通信系统中的滤波器设计。

时间复杂度：传递函数变换为解析计算，快速。

空间复杂度：存储传递函数系数，常数级。

---

编号：935​

类型：制造，良率增强

领域：基于机器学习的光刻热点检测

数学领域：模式识别，机器学习，特征提取

数学分析：光刻热点是版图中因光学邻近效应易导致制造缺陷的局部图形。传统基于规则或仿真检测耗时，基于机器学习的方法从版图片段中提取特征，训练分类器预测热点。常用特征包括几何特征（图形密度、周长、边距等）和频域特征。训练数据由光刻仿真或实际硅片缺陷数据生成。

数学方程式名称及方程表达：

给定版图区域，划分为小片段（如2μm x 2μm），每个片段标记为热点（正类）或非热点（负类）。

对每个片段，提取特征向量 x∈Rd。

训练分类器（如支持向量机SVM、随机森林、神经网络）学习映射 f:Rd→{0,1}，其中1表示热点。

SVM通过求解以下优化问题寻找最大间隔超平面：

minw,b​21​∥w∥2+C∑i=1n​ξi​

约束：yi​(wTxi​+b)≥1−ξi​,ξi​≥0

其中 yi​∈{−1,1}是标签，C是正则化参数。

神经网络则通过反向传播最小化交叉熵损失函数。

数学方程式的参数列表与逐步推理过程：

• 参数：

  xi​：第i个版图片段的特征向量。

  yi​：标签（1表示热点，-1表示非热点）。

  w,b：SVM的权重和偏置。

  C：正则化参数。

• 推理过程：

  1. 数据准备：从历史版图或仿真生成带标签的版图片段数据集。

  2. 特征提取：对每个版图片段，提取几何特征（如图形面积、周长、边到边距离、图形密度等）和频域特征（如小波变换系数）。

  3. 数据划分：将数据集分为训练集和测试集。

  4. 训练分类器：在训练集上训练SVM或神经网络。

  5. 评估：在测试集上评估分类器的准确率、召回率、F1分数。

  6. 部署：将训练好的分类器应用于新版图，快速检测热点区域。

软件依赖：机器学习库（如scikit-learn, TensorFlow），光刻仿真器。

硬件依赖：GPU可用于加速神经网络训练。

应用场景：版图验证阶段，快速检测光刻热点，指导版图修改。

时间复杂度：特征提取和分类器预测较快，但训练需要大量数据和计算。

空间复杂度：存储训练数据和模型参数。

集成电路设计中的数学分析方法总结

集成电路设计本质上是一个多层次的数学建模与优化过程，涵盖了从算法到物理实现的全流程。下表汇总了各设计环节中关键的数学分析方法：

编号	设计阶段	数学方法	核心数学问题	典型应用场景
901	系统架构	排队论、马尔可夫链	任务调度、性能建模	多核处理器任务调度、缓存优化
902	逻辑综合	布尔代数、卡诺图	逻辑最小化、表达式优化	组合逻辑优化、状态机化简
903	物理设计	图论、动态规划	最短路径、Steiner树	全局布线、时钟树综合
904	时序分析	图论、最长路径	关键路径分析、时序约束	静态时序分析、建立保持时间检查
905	功耗分析	电路理论、概率统计	电流计算、活动因子估计	动态功耗优化、IR压降分析
906	逻辑综合	布尔代数、整数规划	技术映射、面积优化	标准单元映射、时序优化
907	测试	布尔可满足性	ATPG测试生成	组合电路测试向量生成
908	物理设计	图论、线性规划	时钟偏差优化、缓冲器插入	时钟树综合、时钟网络优化
909	模拟设计	控制理论、拉普拉斯变换	相位锁定环稳定性分析	PLL线性建模、环路滤波器设计
910	制造	计算几何、扫描线算法	几何规则检查	设计规则检查、版图验证
911	验证	不动点计算、BDD	符号模型检查	时序逻辑属性验证
912	模拟设计	非线性规划、伴随法	梯度优化、灵敏度分析	模拟电路参数优化
913	物理设计	超图划分、多目标优化	3D IC分层划分	3D堆叠划分、TSV优化
914	低功耗设计	电路分析、凸优化	电源网络IR压降优化	电源门控网络设计
915	测试	有限域理论、LFSR	伪随机序列生成	BIST测试模式生成
921	模拟设计	蒙特卡洛方法、统计建模	工艺参数统计分析	电路良率分析、工艺角分析
922	时序分析	概率论、极值理论	统计时序分析	先进工艺时序签核
923	制造	计算光刻、非线性优化	逆光刻优化	光学邻近校正、掩模优化
924	低功耗设计	动态规划、马尔可夫决策	DVFS策略优化	动态电压频率缩放
925	测试	信息论、编码理论	测试数据压缩	测试向量压缩、解码
931	物理设计	图着色、回溯搜索	详细布线冲突化解	布线轨道分配
932	高级综合	整数线性规划、图论	资源约束调度绑定	HLS调度与资源分配
933	验证	定理证明、高阶逻辑	形式化性质验证	处理器、协议验证
934	模拟设计	z变换、双线性变换	开关电容滤波器设计	离散时间滤波器设计
935	制造	机器学习、模式识别	光刻热点检测	版图热点预测
936	模拟设计	随机过程、傅里叶分析	振荡器相位噪声建模	VCO相位噪声分析
937	数字设计	概率论、活动因子	动态功耗估计	功耗分析、优化
938	物理设计	力学模拟、数值优化	力导向全局布局	标准单元布局
939	验证	布尔可满足性、哈希	组合等价性检查	逻辑综合后验证
940	模拟设计	信号处理、噪声分析	Σ-Δ调制器设计	高精度ADC设计

数学方法在集成电路设计中的演进趋势

1. 计算复杂度的挑战

随着工艺节点的缩小，问题规模呈指数级增长。传统精确算法（如动态规划）在超大规模电路设计中面临可扩展性问题，催生了启发式算法和机器学习方法的应用。

2. 不确定性的量化

先进工艺中，工艺变异、工作环境等因素引入显著不确定性。统计方法（如SSTA、蒙特卡洛分析）从确定型分析向概率型分析演进，实现更精确的性能预测。

3. 跨层次协同优化

系统级、架构级、电路级、物理级设计问题相互耦合，传统分层优化方法陷入局部最优。多目标、多约束的协同优化方法（如基于机器学习的预测模型）成为研究热点。

4. 数据驱动的设计方法

制造数据和仿真数据的积累，推动了机器学习在设计各环节的应用：

• 预测建模：基于历史数据预测性能、功耗、面积

• 智能优化：强化学习用于布局布线、DVFS策略

• 快速评估：神经网络替代耗时的物理仿真

5. 形式化方法的扩展

传统形式化验证受限于状态爆炸问题。符号计算、抽象解释等方法与机器学习结合，在保证正确性的同时提高可扩展性。

未来发展方向

1. 量子计算在EDA中的应用探索

   • 量子算法求解组合优化问题（如布局、测试生成）

   • 量子机器学习加速设计空间探索

2. 异构计算与EDA算法加速

   • GPU/FPGA加速大规模并行仿真

   • 专用硬件加速器用于常用EDA计算

3. 安全性驱动的设计方法

   • 侧信道攻击的数学模型与防护

   • 硬件木马检测的形式化方法

4. 可持续性设计优化

   • 能效-性能-可靠性的多目标Pareto优化

   • 碳足迹模型与低碳设计方法学

集成电路设计的数学基础正从传统的优化理论、图论、控制理论，向机器学习、量子计算等前沿领域扩展，形成多学科交叉的复杂系统科学。这种演进不仅推动着设计方法学的革新，也反过来促进了相关数学理论的发展。