在千兆以太网场景下，125MHz GMII时钟域与50MHz用户逻辑时钟域之间的数据传输属于典型的跨时钟域（Cross-Clock Domain，CCD）通信问题。确保数据安全传输的核心在于消除亚稳态风险，并维持数据的完整性与顺序。基于双时钟FIFO（First-In, First-Out）的实现是工业界广泛采用的解决方案，其设计需综合考虑同步机制、深度计算与握手协议三个维度。

一、双时钟FIFO的架构与工作原理

双时钟FIFO具备独立的写入时钟（wr_clk）与读取时钟（rd_clk）端口，内部通过双端口RAM作为存储介质，并配备独立的写指针与读指针。指针的比较与状态生成（如空/满标志）需通过同步器进行跨时钟域传递，以避免亚稳态传播。

1.1 同步器设计

写指针需同步到读时钟域以生成“空”标志，读指针需同步到写时钟域以生成“满”标志。通常采用两级触发器串联实现同步：

// 写指针同步到读时钟域
reg [ADDR_WIDTH:0] sync_wr_ptr_meta, sync_wr_ptr_sync;
always @(posedge rd_clk or posedge rst) begin
    if(rst) {sync_wr_ptr_sync, sync_wr_ptr_meta} <= 0;
    else {sync_wr_ptr_sync, sync_wr_ptr_meta} <= {sync_wr_ptr_meta, wr_ptr};
end

此结构将亚稳态概率降至可接受范围（通常MTBF > 10^9小时）。需注意指针位宽应扩展一位（格雷码编码）以准确判断满/空状态。

1.2 深度计算

FIFO深度需满足最坏情况下的数据堆积需求。计算公式为：

对于125MHz写入、50MHz读取场景，假设突发长度为4个数据包（每包1518字节），则：

实践中需额外增加20%~30%深度以应对时钟抖动与PHY延迟波动 。

二、关键实现细节与优化策略

2.1 格雷码指针编码

采用格雷码可确保相邻状态仅有一位变化，大幅降低同步过程中的误判概率：

function [ADDR_WIDTH:0] bin2gray;
    input [ADDR_WIDTH:0] bin;
    bin2gray = (bin >> 1) ^ bin;
endfunction

2.2 满/空标志生成算法

• 满标志：当写指针追赶上读指针（忽略最高位相同，其余位相同）时置位。
• 空标志：当读指针与写指针完全相等时置位。
  此判断需在同步后的指针基础上进行，引入一个时钟周期的延迟，但能保证绝对安全。

2.3 数据路径与握手

在千兆以太网协议栈中，GMII接口每时钟周期传输8位数据（125MHz × 8b = 1Gbps）。用户逻辑时钟域（50MHz）需每周期处理20位数据以维持速率匹配。因此FIFO写入端应保持连续流，读取端可采用动态时钟门控或流水线重组策略：

// 示例：50MHz域数据重组逻辑
reg [19:0] data_accum;
always @(posedge user_clk) begin
    if(fifo_rd_en) begin
        {data_accum[11:0], data_accum[19:12]} <= fifo_dout; // 字节重排
    end
end

三、实测性能与资源占用分析

在Xilinx Artix-7平台上（XC7A100T-2FGG484I），采用所述双时钟FIFO方案实测结果如下：

相较于Xilinx的三速以太网MAC IP核，该纯Verilog实现节省约30%的LUT资源，且无需License授权 。

四、验证与调试建议

1. 仿真覆盖：需构建边界测试用例，包括：
   • 写入速率突然高于读取速率（测试满标志）
   • 读取速率突然高于写入速率（测试空标志）
   • 随机时钟相位偏移（模拟实际时钟抖动）
2. 硬件调试：通过ILA（集成逻辑分析仪）捕获满/空标志跳变与指针变化，验证亚稳态防护效果。
3. 时序收敛：在125MHz→50MHz跨时钟路径上设置set_false_path约束，仅对同步器触发器施加set_max_delay约束（通常为目标周期的一半）。

综上，通过双时钟FIFO实现跨时钟域数据传输，其技术核心在于同步策略的鲁棒性设计与深度参数的精确计算。该方案在保证数据完整性的同时，为后续协议处理（如UDP/IP封装）提供了稳定的数据供给管道。

参考来源

• 手搓千兆网协议栈是种什么体验