本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)

在FPGA技术于5G、AI及低空经济等新兴领域持续“破圈”、国产替代加速的宏大背景下，小眼睛科技联合紫光同创及电子发烧友共同发起了“拥抱开源——一起来做FPGA开发板”的项目。历时半年，集结了100多位来自各行各业的工程师智慧，我们成功打造了这款凝聚集体心血的紫光HiYou开源开发板（OPHW-25H）。

这款基于国产紫光同创Logos-2系列芯片的开发板，不仅是千元内入门级产品中唯一配备PCIe接口的轻量级利器，更实现了从硬件设计到底层代码的全方位开源，旨在为广大开发者提供一个高性价比、高扩展性的国产FPGA学习与验证平台，共同点燃技术创新的火花。

1.实验简介

实验目的:

通过光纤连接实现光模块之间的数据收发。

实验环境：

Window11

PDS2022.2

硬件环境：

OPHW-25开发板

2.实验原理

OPHW-25内置了线速率高达6 .6Gbps 高速串行接口模块，即HSSTLP，包含1个HSSTLP，共4个全双工收发LANE，除了PMA，HSSTLP 还集成了丰富的PCS 功能，可灵活应用于各种串行协议标准。在产品内部，每个HSST 支持1~4 个全双工收发LANE。HSST 主要特性包括：

3.工程说明

3.1.安装HSST IP 核

PDS安装后，需手动添加HSST IP，请按以下步骤完成：

（1）HSST IP文件：选择1_9.iar

图 13.3-1

（2）IP安装步骤：请查看“工具使用篇\03_IP核安装与查看用户指南”

图 13.3-2

3.2.光纤通信测试例程

打开PDS软件，新建工程hsst_test，点开如下图标，打开IP Compiler；

图 13.3-3

选择HSST IP，取名，然后点击Customize；

图 13.3-4

在HSST设置界面中Protocol and Rate按照如下设置，Channel0 Channel1为DISABLE， Channel2 Channel3为Fullduplex：

图 13.3-5

Alignment and CTC按照如下设置：

图 13.3-6

Misc按照如下设置，点击Generate可生成HSST IP；

图 13.3-7

关闭本工程，在IP保存路径下打开IP Example工程：

图 13.3-8

为了能在开发板上运行，需对顶层文件hsst_test_dut_top的复位进行修改，详情请查看例程顶层文件：

图 13.3-9

修改管脚分配，详情请查看原理图或10_hsst_test例程；

图 13.3-10

进行Debugger插核操作。

图 13.3-11

可按以下方式查看IP核的用户指南，了解Example模块组成；

图 13.3-12

4.实验现象

注：例程位置：2_Demo\hsst_test\ipcore\hsst_test\pnr\example_design

图 13.4-1

把光纤两端接入SFP0\接口（用户需购买光模块），进行Debugger在线调试，可看到窗口中发送和接收的数据一致的。

图 13.4-2

说明：

K码对应的是bc，当该字节为bc时，K码为1。所以当K码变化规律固定，且数据只出现移位时，数据是正确的。

例如收到的数据是0xbcc5bcc5，该数据为32bit，对应4字节，与rxk相对应，所以此时bc码出现在第2个字节和第4个字节。所以对应的o_rxk为4’b1010即16进制为4’ha，也就是Debugger显示的0xa。

2、例程文件的管脚约束需要将这里保留

图 13.4-3