Alignment Unlocks Complementarity: A Framework for Multiview Circuit Representation Learning

引言

在电子设计自动化（EDA）领域，布尔电路可以用多种不同的图结构表示，例如 AIG（与-非图）、MIG（多数-反相图）、XAG（异或-与图） 和 XMG（异或-多数图）。这些视图各自提供了独特的结构和语义信息——有的擅长表达算术运算，有的更适合控制逻辑。理论上，融合这些互补视角应该能大幅提升电路表示学习的质量。本文提出MixGate：对齐解锁互补性——多视角电路表示学习的新范式。

然而，一个根本性的障碍长期存在：不同视图之间的结构异质性极大。当尝试使用类似掩码建模（Masked Circuit Modeling）这样的自监督技术时，由于缺乏共同的参考框架，跨视图的上下文信息非但无法提供帮助，反而会被模型视为噪声，导致性能退化甚至失败。

MixGate 的核心理念正是破解这一困境：功能对齐（Functional Alignment）是多视角自监督学习成功的关键前提。只有先教会模型一个共享的、功能感知的表示空间，才能真正解锁不同视图之间的互补力量。

---

一、核心创新点

1. 对齐优先（Alignment‑First）的训练课程

MixGate 提出了一个原则性的两阶段训练课程：

• 第一阶段：等价对齐。通过一个离线的、一次性的等价节点识别过程（结合随机仿真与 SAT sweeping），为不同视图之间功能相同的节点提供稠密的监督信号。然后使用 L1 等价对齐损失 将不同视图中对应节点的嵌入向量拉近，构建统一的“功能感知”空间。

• 第二阶段：多视角掩码建模。在已经对齐的表示空间基础上，引入掩码电路建模（MCM）目标，此时跨视图的上下文不再是噪声，而是丰富的互补信号，可以有效地用于自监督学习。

这一“先对齐、后掩码”的课程设计是整个框架的灵魂所在。

2. 分层电路标记化（Hierarchical Circuit Tokenizer）

为了高效处理大规模电路图，MixGate 设计了三级层次化标记化策略：

• 跳级（Hop‑Level）：从输出向输入反向划分逻辑跳，聚合跳内节点生成跳级 token。
• 子图级（Subgraph‑Level）：将相邻的跳进一步聚合为子图，生成子图级 token。
• 图级（Graph‑Level）：汇聚所有子图 token，产生整个电路的全局 token。

相比扁平化处理，这一设计在保持甚至提升性能的同时，减少内存占用约 28%，降低推理时间约 48%，并且计算复杂度与电路规模呈近线性关系，极大提升了可扩展性。

3. 专门处理 MAJ 门退化问题的聚合器设计

在 MIG 和 XMG 中，多数门（MAJ）当某一输入为常量时会退化为简单的 AND 或 OR 门。传统的图神经网络会将这种动态行为视为噪声。MixGate 创新性地显式区分了原生 MAJ 门与退化形式，为 AND、OR、MAJ、XOR、NOT 等每种门类型都设计了独立的可训练聚合器，从而使编码器能够准确捕捉电路的真实功能语义。

4. 等价对齐损失的简化与高效化

对比常用的对比学习（InfoNCE）损失，MixGate 选择了更直接的 L1 损失来对齐等价节点的功能嵌入。实验证明：

• 对比学习在电路图数据中面临 正负样本极度不平衡 的问题，需要大量采样才能维持有效信号，导致内存和计算时间分别增加 51% 和 51%；
• 而 L1 损失不仅性能更优（SPP 和 TTDP 指标均更好），而且训练效率显著提升。

这一设计体现了 MixGate 对电路数据本质特征的深刻理解。

---

二、突出的优点与性能表现

✅ 对齐是解锁掩码建模的钥匙

消融实验（Table 1）揭示了至关重要的事实：

• 仅使用掩码建模（+Mask）：性能相比基线反而下降（SPP 损失增加 2.02%，TTDP 损失增加 6.58%）；
• 仅使用对齐（+Align）：稳定提升，SPP 降低 2.54%，TTDP 降低 1.09%；
• 对齐 + 掩码（+Mask+Align）：取得最佳结果，SPP 降低 7.08%，TTDP 降低 5.02%。

这明确证明：对齐是解锁多视角掩码建模潜力的必要条件，没有对齐，掩码建模不但无益反而有害。

✅ 多视角融合带来显著增益

在 EPFL 基准的大规模电路上（Table 6），MixGate 始终维持极低的 SPP（0.0205–0.0259）和 TTDP（0.0630–0.0747），即便电路节点数超过 5 万、逻辑层级超过 1,600 层。更关键的是，内存和运行时间与电路节点数呈高度线性关系（Fig. 5），例如 div 电路（58,798 节点）仅需 9.6 GB 内存，sqrt 电路（30,670 节点）仅需 5.1 GB 内存。

✅ 各互补视图的价值定量分析

通过逐一移除不同视图（Table 3）：

• XMG 贡献最大：移除后 SPP 恶化 5.45%，TTDP 恶化 19.54%——因其同时包含 XOR 和 MAJ 门，语义互补性最强；
• XAG 次之：移除后 SPP 恶化 4.09%，TTDP 恶化 14.93%；
• MIG 贡献相对较小：因其与 AIG 结构相似度较高。

全部移除互补视图（仅用 AIG）后，TTDP 损失飙升 53.87%，充分证明了多视角融合的巨大价值。

✅ 通用增强框架：提升多种现有编码器

MixGate 并非替代现有编码器，而是一个框架层面的增强方法。实验（Table 7）将 MixGate 应用于 DeepGate2 和 DeepGate4 等 SOTA 编码器后，均取得了显著的性能提升（SPP 相对改善 5.0%–6.7%，TTDP 改善 5.0%–8.4%），且计算开销几乎不变。这体现了 MixGate 作为通用插件的强大泛化能力。

---

三、未来价值与重要意义

1. 为电路多视角学习奠定理论基石

MixGate 首次揭示了“功能对齐”在电路多视角自监督学习中的必要性与先决地位。这一洞见不仅解决了当前方法中跨视图噪声干扰的痛点，更为未来设计更先进的电路表示学习模型提供了清晰的理论指导。可以预见，“先对齐、后融合”将成为电路多模态学习的标准范式。

2. 推动 EDA 迈向真正的“智能设计”

MixGate 能够高效地从多种电路图格式中提取互补信息，进而生成高质量的功能感知表示。这为下游任务（如逻辑综合、等价性检验、时序预测、缺陷定位等）提供了更强大的特征基础。结合其卓越的可扩展性，MixGate 有望成为下一代 AI‑驱动的 EDA 工具链 中的核心表示学习组件。

3. 显著降低大规模电路分析的计算门槛

分层标记化策略将计算复杂度从指数级拉低到线性级，并且与硬件资源消耗呈可预测的增长曲线。这意味着工业级的大规模电路（数十万节点）现在可以在单个 GPU 上进行高效的多视角表示学习，极大地降低了硬件门槛和时间成本，加速芯片设计迭代。

4. 激发跨领域的对齐‑掩码范式迁移

MixGate 所提出的“对齐优先 + 掩码建模”原则，不仅适用于电路图，也可以推广到其他具有多视图异构结构的领域，例如：

• 知识图谱的多模态表示学习；
• 程序代码的不同中间表示（IR）融合；
• 生物网络中的分子图多视角分析。

这一范式为更广泛的图表示学习社区提供了新的思路。

---

结语

MixGate 不仅仅是一个电路表示学习框架，更是一种深刻的观念转变。它教会我们：在多视角学习中，结构上的“语言不通”需要先建立一块共同的“罗塞塔石碑”——功能对齐。只有当不同视图在语义空间中找到对应关系后，它们之间的互补信息才能真正被释放。

从效果上看，MixGate 在多个 SOTA 编码器上稳定提升性能，在大规模电路上保持线性复杂度，且其对齐‑掩码课程被证明是解锁掩码建模潜力的唯一钥匙。它不仅为 EDA 领域带来了更强的电路表示工具，也为整个人工智能与设计自动化的交叉研究指明了新的方向。

未来，随着对齐‑融合范式的进一步发展，我们有理由相信，AI 将真正理解电路的“语言”，并成为芯片设计师最强大的智能伙伴。

---