👨‍🔧 Icarus Verilog —— 验证工程师的“瑞士军刀”

作为验证工程师，我们每天都在和仿真器打交道。在商业工具（如 VCS、ModelSim）之外，有一个强大的开源工具值得你掌握——Icarus Verilog（简称 iverilog）。它免费、轻量、功能扎实，特别适合学习和小型项目。今天，我们就来彻底搞懂它的用法，让你能像使用瑞士军刀一样灵活地编译和仿真 Verilog/SystemVerilog 设计。

---

1. Icarus Verilog 是什么？

简单说，Icarus Verilog 是一个开源的 Verilog 仿真器，从 1990 年代发展至今，已经非常成熟。它能编译并运行 Verilog 代码（包括部分 SystemVerilog 特性），生成波形，帮助你验证 RTL 的正确性。

为什么用 Icarus？

• 免费：不用花钱，适合学生、爱好者、初创公司。
• 透明：命令行操作，每一步都看得见，有助于理解仿真原理。
• 轻量：安装简单，运行快速。
• 兼容性好：支持大部分 Verilog 语法，也能处理一些简单的 SystemVerilog。

作为验证工程师，掌握它能让你在资源受限时依然高效工作。

---

2. Icarus Verilog 的两阶段流程

Icarus 的仿真分为两个独立阶段：编译和执行。这有点像 C 语言的编译（gcc）和运行（./a.out）。

2.1 第一阶段：编译（iverilog）

这个阶段用 iverilog 命令将你的 Verilog 源文件（设计 + 测试平台）编译成一个中间文件（通常后缀为 .vvp）。这个中间文件是仿真器能理解的指令序列。

工作内容：

• 检查语法错误。
• 解析模块层次结构。
• 优化设计。
• 生成 .vvp 文件。

例子：

iverilog -o counter.vvp counter.v counter_tb.v

• -o counter.vvp 指定输出文件名。
• counter.v 是你的设计模块。
• counter_tb.v 是你的测试平台。

如果编译成功，你会在当前目录看到 counter.vvp。

2.2 第二阶段：执行（vvp）

这个阶段用 vvp 命令来运行刚才生成的 .vvp 文件，真正开始仿真。仿真过程中，$display 会打印信息，$dumpfile 和 $dumpvars 会生成波形文件。

例子：

vvp counter.vvp

执行后，你会看到仿真输出，并生成波形文件（如果有的话）。

为什么分成两步？

• 效率：编译一次，可以多次运行仿真（比如用不同参数），无需重新编译。
• 清晰：编译错误和仿真错误分开，更容易定位问题。

---

3. 常用命令行选项详解

掌握了基本流程，我们来看看一些实用的选项，它们能让编译更灵活。

3.1 指定 Verilog 标准（-g）

Verilog 有多个版本：1995、2001、2005，以及 SystemVerilog。用 -g 指定版本：

iverilog -g2005 -o counter.vvp counter.v counter_tb.v

常用值：

• -g1995：最老的版本，很多现代语法不支持。
• -g2001：支持 ANSI 端口、generate 等。
• -g2005：增加了更多特性。
• -g2009 或 -g2012：支持 SystemVerilog 部分特性。

建议一般用 -g2005 或 -g2009，除非你有特殊兼容性需求。

3.2 添加头文件搜索路径（-I）

如果你的代码用了 `include "defs.v"，编译器需要知道去哪里找这个文件。用 -I 指定目录：

iverilog -I./includes -I../common -o design.vvp design.v tb.v

可以多次使用 -I。

3.3 定义宏（-D）

有时你想通过命令行传递参数，比如开启调试模式、设置时钟周期等。用 -D 定义宏：

iverilog -DSIMULATION -DCLK_PERIOD=10 -o design.vvp design.v tb.v

在 Verilog 代码中就可以用：

`ifdef SIMULATION
    $display("Simulation mode");
`endif

3.4 控制警告（-Wall）

Icarus 能检查代码中的潜在问题，用 -Wall 开启所有警告，帮你写出更健壮的代码：

iverilog -Wall -o design.vvp design.v tb.v

如果某些警告太多，可以单独禁用，比如 -Wno-sensitivity-entire-array。

3.5 只编译不生成可执行文件（-t null）

有时只是想检查语法，不需要仿真：

iverilog -t null -o design.vvp design.v tb.v

这会在语法检查后停止，不生成 .vvp。

---

4. 管理多个源文件

真实的设计往往由多个文件组成。Icarus 提供了几种组织方式。

4.1 直接列出所有文件

简单粗暴，适合文件少的情况：

iverilog -o design.vvp alu.v reg.v cpu.v tb.v

4.2 使用文件列表（.f 文件）

当文件很多时，可以创建一个文本文件，列出所有源文件路径，每行一个：

# files.f
./rtl/alu.v
./rtl/reg.v
./rtl/cpu.v
./tb/tb.v

然后编译时用 -f 引用：

iverilog -f files.f -o design.vvp

文件列表中可以包含注释（以 # 开头），甚至可以用 -I 和 -D 选项。

4.3 嵌套文件列表

文件列表可以包含其他文件列表，适合大型项目分层管理：

# rtl.f
./rtl/alu.v
./rtl/reg.v
./rtl/cpu.v

# tb.f
./tb/tb.v
./tb/monitor.v

# master.f
-f rtl.f
-f tb.f
-I./includes
-DSIMULATION

编译时只需：

iverilog -f master.f -o design.vvp

---

5. 常见编译模式示例

5.1 基本设计 + 测试平台

iverilog -g2005 -Wall -o counter.vvp counter.v counter_tb.v
vvp counter.vvp

5.2 使用头文件和宏

iverilog -g2005 -I./hdr -DDEBUG -Wall -o fifo.vvp fifo.v fifo_tb.v
vvp fifo.vvp

5.3 生成波形并查看

在 testbench 中添加：

initial begin
    $dumpfile("wave.vcd");
    $dumpvars(0, tb);  // 0 表示 dump 所有层次
end

编译运行后，用 GTKWave 查看：

gtkwave wave.vcd

5.4 使用 Makefile 自动化

创建一个 Makefile：

SIM = design.vvp
SOURCES = design.v tb.v
INCLUDES = -I./inc
FLAGS = -g2005 -Wall $(INCLUDES)

$(SIM): $(SOURCES)
	iverilog $(FLAGS) -o $@ $^

sim: $(SIM)
	vvp $(SIM)

clean:
	rm -f $(SIM) *.vcd

.PHONY: sim clean

然后只需 make sim 就能编译并仿真。

---

6. 实践小贴士

• 养成好习惯：编译时加 -Wall，把警告当错误来对待。
• 版本控制：.vvp 和 .vcd 文件不要提交到 Git，添加到 .gitignore。
• 分离编译目录：把编译输出放到 build/ 目录，避免污染源码：

  iverilog -o ./build/design.vvp design.v tb.v
  

• 渐进式开发：先写一个简单的测试，确保编译通过，再逐渐增加复杂度。不要一口气写几百行再编译。

---

7. 总结

Icarus Verilog 是一个简单但强大的仿真工具。它的两阶段模型（编译 + 执行）让你能灵活地控制仿真流程。通过掌握命令行选项和文件管理，你可以高效地验证各种规模的 Verilog 设计。对于验证工程师来说，它是你早期探索设计行为的得力助手，也是学习仿真原理的绝佳工具。