📘 SystemVerilog 面试题集 8 —— 验证工程师的“深入探索”

在芯片验证面试中，除了基础概念，面试官还会考察一些细节区别、实际应用技巧，比如 always_comb 和 always@(*) 的区别、program block 的限制、约束的灵活使用等。这些问题看似细微，但能体现你对语言本质的理解。今天，我们继续解析第八组面试题，用通俗的语言和实例帮你掌握这些知识点。

---

1. 为什么 program block 中不能有 always 块？

通俗解释：
program block 是专门为测试平台设计的，它的任务是执行一个测试序列，有始有终。就像写一个测试脚本，运行完就结束。而 always 块是用来描述硬件的，它会永远运行下去，模拟硬件持续的行为。如果在 program block 中放一个 always 块，那么这个程序就永远不会结束，违背了测试平台的初衷。

技术解释：

• program block 的设计目的是在仿真结束时自动退出（类似 initial 块，但具有特殊的调度区域）。
• always 块是无限循环的过程，如果放在 program 中，会导致 program 无法结束，仿真器可能不会正确终止。
• 因此，SystemVerilog 语法规定 program block 中不能包含 always 块，只能包含 initial 和 final 块（以及任务函数等）。

关键点：

• program block 中的代码在 Reactive 区域执行，避免与 DUT 的竞争。
• 如果想在 program 中生成周期性信号，应该使用 initial 块配合 forever 循环，而不是 always 块（虽然 forever 也会无限循环，但它是过程语句，可以接受）。但通常不推荐，因为 program 本应有限。
• 正确做法：将 always 块放在 module 或 interface 中。

---

2. 什么是内联约束（inline constraints）？

通俗解释：
内联约束就像在随机化时临时加上的“附加规则”。原本类中可能已经定义了约束，但你在调用 randomize() 时，可以临时用 with 加上一些额外的约束，这些约束只对本次随机化有效。就像做菜时，菜谱有固定配料，但你今天想加点辣椒，就临时放一点。

代码示例：

class Packet;
    rand int length;
    constraint c_len { length inside {[100:200]}; }
endclass

initial begin
    Packet p = new();
    // 普通随机化，受 c_len 约束
    p.randomize();
    // 内联约束：额外要求 length 是偶数
    p.randomize() with { length % 2 == 0; };
    // 内联约束甚至可以覆盖原约束（但要注意不能矛盾）
    p.randomize() with { length == 150; };  // 临时要求固定值
end

关键点：

• 内联约束用 with { ... } 紧跟在 randomize() 后面。
• 内联约束与类中已有的约束一起求解，如果矛盾，随机化失败。
• 内联约束可以用于 std::randomize() 函数，如 std::randomize(data) with { data > 7; };。

---

3. 交叉覆盖率（cross-coverage）的优点是什么？

通俗解释：
交叉覆盖率就是把两个或多个覆盖点组合起来看它们同时出现的情况。就像你关心水果种类（苹果、香蕉）和颜色（红、黄），单独看可能都覆盖了，但“红苹果”可能没测到。交叉覆盖率就能发现这种组合遗漏。

优点：

1. 更细的粒度：能发现变量之间的交互作用，比如地址和命令的组合。
2. 减少验证工作量：一次定义交叉覆盖，就不用单独为每个组合写覆盖点。
3. 更好的分析：能看出哪些组合没测到，指导补充测试。

代码示例：

covergroup cg;
    a: coverpoint addr { bins low = {[0:100]}; bins high = {[101:255]}; }
    b: coverpoint cmd  { bins read = {READ}; bins write = {WRITE}; }
    cross a, b;  // 自动生成 2x2=4 个交叉仓
endgroup

关键点：

• 交叉覆盖率是功能覆盖率的重要组成部分。
• 可以减少手工定义组合仓的工作量。
• 要注意交叉组合可能爆炸，应合理分组。

---

4. 什么是约束（constraints）？

通俗解释：
约束就是给随机变量划定的“活动范围”或“关系规则”。就像你告诉孩子：“今天可以吃零食，但只能选水果，而且不能超过三个。” 这样随机选择就在限定范围内。

技术解释：
在 SystemVerilog 中，约束用 constraint 关键字定义在类中，指定随机变量的取值范围、关系、条件等。约束求解器会找到满足所有约束的随机值。

代码示例：

class Data;
    rand bit [7:0] x, y;
    constraint c {
        x inside {[10:20]};
        y > x;
        y < 30;
    }
endclass

关键点：

• 约束是随机化的核心，用于生成合法的激励。
• 支持算术关系、集合成员、条件（->）、循环等。
• 约束可以继承、重写、禁用。

---

5. 如何以大写字母显示变量的十六进制值？

通俗解释：
$display 的 %h 或 %x 格式符默认输出小写字母（如 cafe）。如果想显示大写（如 CAFE），需要手动转换。SystemVerilog 没有直接的大写十六进制格式符，但可以通过字符串函数转换。

方法：

• 先用 $sformatf 或 .hextoa() 将数值转成十六进制字符串（默认小写）。
• 再用 .toupper() 方法将字符串转大写，然后显示。

代码示例：

bit [31:0] val = 32'hcafe_4bed;
string str;

initial begin
    str.hextoa(val);          // str = "cafe4bed"
    $display("HEX = %s", str.toupper()); // 输出 "HEX = CAFE4BED"
    // 或者一行：
    $display("HEX = %s", $sformatf("%h", val).toupper());
end

关键点：

• hextoa() 是 string 类型的内建方法，将数值转换为十六进制字符串。
• toupper() 也是 string 的方法。
• 注意：%h 本身不能控制大小写。

---

6. 约束动态数组，使其不能从另一个数组中取值。

问题复现：
有一个动态数组 da 和一个队列 myq，要求随机化 da 的每个元素，使得 da 中的任何值都不出现在 myq 中（即 da 的元素不能是 myq 中已有的值）。

通俗解释：
就像从一堆牌里抽牌，但不能抽已经被人选过的牌。myq 是别人已经拿走的牌，你要确保自己拿的牌不在那堆里。

技术解释：

• 使用 std::randomize(da) 对动态数组进行随机化。
• 在约束中，用 foreach 遍历数组，对每个元素 da[i]，约束它不能出现在 myq 中：!(da[i] inside {myq})。
• 注意 myq 是一个队列，inside 操作符支持队列或数组。

代码示例（修正原答案中的语法错误）：

module tb;
    bit [3:0] da[];
    bit [3:0] myq[$];

    initial begin
        // 填充 myq 为 10 个随机值
        repeat (10) myq.push_back($urandom_range(15));

        // 随机化 da 为 5 个元素，且每个元素不在 myq 中
        std::randomize(da) with {
            da.size == 5;
            foreach (da[i]) {
                !(da[i] inside {myq});   // da[i] 不能在 myq 中
            }
        };

        $display("myq = %p", myq);
        $display("da  = %p", da);
    end
endmodule

关键点：

• inside {myq} 检查一个值是否在队列 myq 中。
• 注意约束中不能直接使用 da inside {myq}，因为 da 是数组，需要逐个元素检查。
• 如果 myq 可能很大，这种方法可能导致随机化困难，可以改用其他策略（如排除法）。

---

7. 以下代码的输出是什么？

initial begin
    byte loop = 5;
    repeat (loop) begin
        $display("hello");
        loop -= 1;
    end
end

通俗解释：
repeat 循环在执行前会先计算循环次数，之后固定不变。即使你在循环体内修改了变量 loop，也不会影响循环次数。所以这里会打印 5 次 “hello”。

输出：

hello
hello
hello
hello
hello

关键点：

• repeat (表达式) 中的表达式在进入循环时求值一次，之后不再改变。
• 如果希望在循环中动态改变次数，应该使用 while 或 for 循环。
• 这是常见陷阱，面试中常考。

---

8. 重写（overriding）和重载（overloading）的区别？

通俗解释：

• 重写（overriding）发生在继承中：子类重新定义父类已有的方法，方法签名（名称、参数、返回类型）完全一样，但实现不同。就像孩子学说话，虽然也说“爸爸”，但语气不同。
• 重载（overloading）发生在同一类中：定义多个同名方法，但参数个数或类型不同。就像“打”可以打篮球、打电话，对象不同。

在 SystemVerilog 中：

• 支持重写（虚方法）。
• 不支持重载（不能在同一类中定义多个同名方法）。

代码示例：

// 重写
class Base;
    virtual function void show();
        $display("Base");
    endfunction
endclass
class Derived extends Base;
    function void show();  // 重写
        $display("Derived");
    endfunction
endclass

// 重载（不支持，以下代码会报错）
class Test;
    function void print(int a); endfunction
    function void print(string s); endfunction // 错误：重复定义
endclass

关键点：

• 重写用于实现多态，依赖虚函数。
• 重载在 SystemVerilog 中不被支持，但可以通过默认参数或不同方法名实现类似效果。
• 面试中常问两者的区别，要能说清楚。

---

9. 不同类型的验证方法有哪些？

通俗解释：
验证方法就像不同的破案手段：

• 仿真（simulation）：让设计跑起来，输入激励看输出，最常用。
• 形式验证（formal）：用数学方法证明设计符合某些属性，不需要测试向量。
• 硬件加速/原型：用 FPGA 跑设计，比仿真快很多，适合大系统。
• 静态验证：检查语法、时序、跨时钟域等，不需要仿真。

详细说明：

• 基于仿真的验证：写测试平台，生成激励，检查响应。包括直接测试、随机测试、约束随机测试。
• 形式验证：用数学证明设计是否满足断言，适用于控制逻辑、协议检查。
• 硬件仿真/加速：将设计下载到 FPGA 或硬件仿真器，运行真实程序，速度接近真实硬件。
• 静态时序分析：检查路径延迟是否满足时序要求。
• 等效性检查：比较 RTL 和门级网表是否功能一致。

关键点：

• 实际项目中常结合多种方法，比如先用形式验证找 corner bug，再用随机仿真覆盖大量场景。
• 面试中可能问你用过哪些，需结合经历。

---

10. always_comb 和 always @(*) 的区别？

通俗解释：
两者都用于描述组合逻辑，但 always_comb 是 SystemVerilog 新引入的，更严格，避免了一些 Verilog 的陷阱。

• always_comb 在仿真开始时自动执行一次，确保初始值正确；always @(*) 只在输入变化时触发，初始时可能未执行。
• always_comb 能检测到函数内部的信号变化；always @(*) 只关心函数参数，忽略函数内部引用的全局信号。
• always_comb 中不能有延时，也不能在多个块中对同一变量赋值（禁止多驱动）。

代码示例：

function int f(input int a);
    f = a + global;  // global 是外部信号
endfunction

always_comb begin   // 对 global 敏感，因为函数内部用了 global
    y = f(x);
end

always @(*) begin   // 只对 x 敏感，忽略 global
    y = f(x);
end

关键点：

• 推荐使用 always_comb 编写组合逻辑，因为它更符合组合逻辑语义，能发现更多问题。
• always_comb 对函数内部引用的信号也敏感，而 always @(*) 只敏感函数参数。
• always_comb 在 0 时刻自动执行一次，避免初始值不确定。
• always_comb 中的赋值语句左值不能在其他 always 块中赋值，否则会报错（防止多驱动）。

---

希望这些详细解释能帮你深入理解 SystemVerilog 的这些细节。面试时不仅要答出定义，最好能结合实际经验说明用法。