如图所示是使用AD时经常遇见的 Clearance Constraint 报错

在PCB文件中体现为这样:

解决方案1:

选择菜单栏中的Design

选择Rules

找到Clearance,然后改小一点

解决方案2:

不选中任何期间

按下快捷键 T +  M 即可

Logo

旨在为数千万中国开发者提供一个无缝且高效的云端环境,以支持学习、使用和贡献开源项目。

更多推荐