Cadence原理图DRC检查介绍
·
背景:由于Cadence的DRC操作与AD不一样,在此记录并详细介绍其DRC检查
一、进入原理图工程
在原理图工程XXX.dsn上,才可以进行DRC操作。否则DRC功能是暗的
鼠标点击XXX.dsn,然后点击【Tool】–>【Design Rules Check】
二、进入DRC设置界面
会弹出警告提醒,选择【Yes】即可
大概意思"此操作会影响整个设计,因此会清除 撤销/恢复 信息列表。你将不可能 撤销/恢复之前所有的操作。你想继续吗?"
进入设计规则窗口
如果想忽略DRC警告,则需要选择列上自己想要忽略的哪些规则
【Design Rules】一般勾选上电气规则+物理规则
三、设置电气规则
四、设置物理规则
物理规则主要是检查封装的问题
五、ERC矩阵
检查连接错误
比如:第3行第3列的红色块E,
表示output不能与output相连接
此界面暂按默认的,就行了。
/**************************************************************************************/
上面只是我自己的理解介绍,欢迎评论指导。后面有空再更新
更多推荐
已为社区贡献10条内容
所有评论(0)